吕涛[1]2003年在《模拟验证中覆盖评估技术的研究》文中研究表明随着半导体工艺突飞猛进的发展,集成电路(IC)设计的规模和复杂度呈指数级增长,设计验证(design verification)成为IC设计流程中的一个重要环节。本文研究模拟验证中的激励生成和覆盖评估。论文全面分析了这两个领域内已有的研究成果和成熟技术,并应用于通用CPU设计验证的工程项目之中。在激励生成研究方面,本文将基于测试向量的验证方法应用于通用CPU的设计验证之中,通过实验结果,论述了该方法的有效性。在覆盖评估研究方面,本文分析了各类覆盖准则的特点,并在通用CPU的设计验证中,运用多种准则评估了基于测试向量的验证激励,在此基础上分析了各类准则的优缺点和适用情况。由于穷尽模拟所有可能的输入组合通常是计算上不可行的,所以在现代模拟验证流程中,覆盖评估技术已经成为不可或缺的重要环节。然而目前商用的覆盖评估技术有很大的局限性——基本没有考虑可观测性,这可能导致表面上很高的覆盖率数据所蕴含的可信度不高。而已有的研究领域中的可观测性覆盖评估技术时间开销较大,且不能与现有的模拟验证工具很流畅的结合。针对上述问题,本文创造性的开展了以下两方面的工作:1.提出了一种新的基于FUD链的可观测性评估算法,即,利用数据流分析中的FUD链来表征Verilog RTL(Register Transfer Level)代码的数据依赖信息,并拓展了原始FUD链的功能,使用其中的φ-term来追踪Verilog RTL代码动态执行的轨迹。本算法对FUD链的拓展,使得数据流分析可以静态与动态相结合,弥补了编译理论中数据流分析的保守性与设计验证中覆盖评估的精确性二者间的差别。该算法以代码中的变量为分析对象,故可以与现有多种评估可控制性的覆盖准则方便的结合在一起。2.将基于FUD链的可观测性评估算法与语句覆盖准则相结合,实现了可观测性语句覆盖准则的评估系统OCM_Statistics。实验数据表明,可观测性语句覆盖准则增强了语句覆盖准则的评估能力——使用语句覆盖准则很容易就达到了很高的覆盖率,甚至100%;而可观测性语句覆盖率并不像前者那样过于乐观,它不仅评估每条语句是否被执行,而且检验被激励激活的那些潜在错误的影响是否可以传播到观测点。可观测性语句覆盖准则可以更确切的评估验证的力度。另外,实验结果也体现了基于FUD链的可观测性评估算法的高效性——与已有的可观测性语句覆盖评估算法相比,OCM_Statistics系统的时间开销,平均降低了一个数量级。
鲁巍[2]2005年在《模拟验证中的激励产生与覆盖评估》文中研究说明集成电路设计验证是指在设计的过程中判别设计规范和实现之间是否一致。据统计,目前在大规模集成电路的设计流程中,设计验证的时间已经占到整个设计周期的一半以上。模拟验证作为一种重要的设计验证方法,其工作量通常会占据整个验证工作量的40%到70%。然而模拟验证中存在的激励生成质量不高、评估分析不力等问题仍是目前困扰设计验证工程师的主要问题。针对这些问题,本文对模拟验证中的关键问题:激励产生以及覆盖评估方法,进行了深入研究,取得了如下创新性成果:1.提出了一种新的可观测性信息模型。可观测性覆盖评估准则,是对传统覆盖评估准则的增强。本文提出一种新的针对寄存器传输级(Register Transfer Level,简称RTL)可观测性信息的抽象模型。本文采用增强型进程控制树(Enhanced ProcessControlling Tree,简称EPCT),来表征每一时间帧代码的执行情况,以及截止到该时间帧,代码的可观测性情况。同时,本文采用控制?观测链(Controlling?ObservingChain,简称COC)来记录在具体每一时间帧扩展过程中,代码的可观测性信息。本文提出的表征方式结构简洁,它不仅可以清晰地表征截止到当前时间帧代码的可观测性信息,同时可以清晰地表征在时间帧扩展过程中,代码的可观测性信息。基于该抽象模型,可以很方便地完成各种操作。2.提出了一种新的可观测性覆盖分析方法。该方法的实现主要包括两个阶段:(1)向量模拟阶段;这是一个从输入到输出的“正向”过程,该阶段的主要工作是刷新EPCT中的相关域,并最终确定在该时间帧,每一个观测点的COC;(2)可观测性分析阶段;这是一个从观测点出发,“反向”分析其所对应的COC,进而判断变量以及语句的可观测性的过程。该方法具有以下特点:(1)采用了一种简洁合理的可观测性信息模型;(2)采用变量的赋值和引用作为可观测性分析的基础,可以很容易地与其它考虑可控制性的覆盖准则相结合。基于上述思想,我们开发了相应的原型系统,并进行了相关实验,实验结果说明:(1)可观测性语句覆盖评估准则增强了传统语句覆盖评估准则的评估能力;(2)采用本文方法进行可观测性覆盖分析,时间开销仅为10.97%,远低于其他同类型算法。3.提出了一种新的基于可观测性覆盖评估准则的激励生成方法。该方法具有以下特点:(1)这是一种基于模拟的、无回溯的方法;(2)通过请求?响应过程,实现了反向蕴涵与正向蕴涵;(3)在激励生成过程中以未观测代码的分布作为启发式信息,指导激励生成;(4)在该方法的实现当中,采用了高效的覆盖分析算法。最终我们实现了相应的原型系统,并进行了相关实验。实验结果显示,采用本文方法所得到的模拟激励的平均可观测性语句覆盖率为92.32%,高于同类型其他算法,同时针对同等规模电路的处理时间大大降低。4.提出了一种新的基于混合遗传算法的RTL激励生成方法。该方法具有以下特点:(1)以多种覆盖评估准则与RTL故障模型作为激励生成目标,对模拟激励的评估
倪青[3]2006年在《集成电路的设计验证》文中研究说明集成电路设计业正面临着一系列的挑战:芯片性能越来越强,规模越来越大,开发周期越来越长,设计质量越来越难于控制。而随着半导体技术的发展,设计验证已经逐渐成为大规模集成电路设计的主要瓶颈。而设计验证最基本的内容是功能验证,用于判别设计规范和实现之间是否一致。对模拟验证、形式验证中的等价性检验和模型检验进行了介绍,然后引入传统方法的一种改进——基于覆盖率的验证方法。
朱莉[4]2007年在《VLSI高层测试生成方法的研究》文中研究指明伴随着集成电路(Integrated Circuit,简称IC)的飞速发展,大规模电路设计和复用方法的需要使得设计流程迅速转向高层描述,现在大多数设计都在寄存器传输级(Register Transfer Level,简称RTL)进行;同时,人们对电子产品可靠性的需求也与日俱增,为了确保数字系统的正常工作,就必须对集成电路进行充分的测试;另外,超大规模集成电路(Very Large Scale Integration,简称VLSI)的设计越来越离不开CAD工具,设计的需求推动了CAD工具的发展。这些现状都带来了对传统门级测试的挑战,发展高层测试迫在眉睫。其中,电路的测试生成是测试的核心问题之一。本文在综述集成电路测试与设计验证的方法与技术的基础上,针对目前已有的高层电路模型普遍存在不能很好的同时体现描述的可控性、可观性和时序信息的问题,从目前电路设计广泛采用的寄存器传输级的行为描述中,提取了一种新的电路模型-CRG模型,将电路的Verilog HDL描述源文件语句归为条件语句和赋值语句,抽象成条件-结果图模型。该模型能很好的体现电路的控制关系和一定的数据关系,并且直接体现了时序信息。同时,由于该模型是直接处理源设计文件而来,因此我们在不了解电路具体的实现功能的情况下也能进行模型提取。然后在此模型基础上进行测试生成,这是一种基于模拟的、以被测模块的可控性和可观性信息为目标的测试生成算法。在模拟的开始阶段,不指定任何初始激励的值,随着时间帧的推进,进行一系列的模拟之后,将会得到含有若干X值的测试序列,采用一定的方法填充后得到最后所需的完整的测试序列。其生成的测试序列不仅可以用于电路的设计验证,而且可以供芯片的功能测试之用。对部分ITC99的Benchmarks电路进行试验:首先由本文提出的测试生成算法生成所选基准电路的测试序列,然后利用Mentor Graphics公司的Modelsim6.0软件将生成的测试序列加载到Verilog HDL描述的基准电路上获得各种覆盖率数据。试验数据显示,该模型和测试生成算法不仅对生成测试序列是有效的,而且对于电路描述的可测性分析也有一定的帮助。
席筱颖[5]2007年在《8位MCU设计验证及测试向量故障覆盖率分析》文中进行了进一步梳理随着科学技术发展,嵌入式单片机正发挥着越来越重要的作用,广泛应用在生产、生活及科研领域。从实现数据采集、过程控制、模糊控制等智能系统到人类的日常生活,都离不开单片机。因此,嵌入式单片机设计成为科技工作者所关注的焦点。美国ATMEL公司生产的89系列单片机是和8051兼容的新型单片机。由于内部含有Flash存储器,在产品开发及生产便携式商品和手提式仪器等方面得到广泛应用,是目前取代传统MCS-51系列单片机的主流单片机之一。本文对一款能够兼容89系列单片机指令集的8位MCU(ssh417)进行剖析,针对设计项目对其进行功能验证和测试向量故障覆盖率评估。目前测试技术主要分两个方向:1)集成电路设计阶段考虑到测试需要而插入一些可测试性结构,即基于DFT的测试;2)传统测试方法—不基于DFT的测试。可测试性技术是目前测试技术的发展方向。本文研究的8位MCU设计项目,由于产品性能和工程项目的要求,若采用可测试性设计会增加设计难度、增大芯片面积及增加生产成本。因此本文最终提取工业用测试向量由系统功能验证的测试激励产生,不基于可测性设计。激励生成和覆盖评估是模拟验证中的核心问题,本文对该问题展开研究,目的在于针对MCU设计项目,由Verilog结构化门级网表分析其功能测试向量的故障覆盖率。首先建立基于Verilog-HDL结构化门级网表仿真环境,包括结构化门级网表提取、指令集编译器应用、系统外部逻辑模型建模和建立各种激励。其次,应用Cadence公司的Verilog-XL仿真器对结构化门级网表进行功能验证,并应用Verifault-XL故障仿真器分析该功能测试向量的故障覆盖率。最后,在得到故障覆盖统计文件的基础上,通过分析故障统计文件中“status=undetected”的故障点,改进部分测试程序和适当地增加部分测试功能点,使功能测试向量故障覆盖率提高到92.1%,满足苏州国微工大微电子有限公司开发的8位MCU ssh417设计工程项目要求,该MCU可以进行初次投片与测试。
李振[6]2006年在《浮点加减法的模拟验证》文中研究指明高精度计算、图形加速、数字信号处理等应用对浮点处理的要求越来越高,浮点运算单元(FPU)成为当代微处理器中一个重要组成部分。由于集成电路技术的发展,芯片的集成密度大大提高。FPU的设计是一个热点,但对于FPU的验证总体来说缺乏相应的关注。 本文来源于西北工业大学航空微电子中心所承担的“十五”国防预研项目(项目编号:41308010108),作者参与完成了32位嵌入式RISC微处理器“龙腾R2”的设计,该款微处理器在接口和指令集上同PowerPC750处理器完全兼容。本文主要讨论其中的加减法运算的模拟验证。 论文的主要工作如下: 测试系统的搭建; 按照经典的黄金模型法搭建了一个验证平台; 模型的划分; 将模型分为零次模型,一次模型,和二次模型,并分别产生测试向量; 掩码约束问题的解决; 解决掩码约束是本文的重点。设计了两种定点数生成器,根据加法和减法的本身特性按照对齐位置将加减法分别分为若干类,从而有效地利用了各自的特点,降低了运算成本; 范围约束问题的解决; 解决了以范围条件为约束的测试向量产生问题。 浮点运算单元基于SMIC 0.18um CMOS标准单元库综合的最长路径小于4.29ns,满足龙腾R2主频233MHz的设计要求。本论文的研究为设计和验证具有自主知识产权的高性能嵌入式微处理器积累了经验。
徐志磊[7]2010年在《紧凑型JTAG接口的设计与验证》文中提出随着芯片集成度的不断增加和对低功耗设计的要求,原先基于IEEE 1149.1标准开发的JTAG接口面对新的挑战,不能满足当今设计的需要。CJTAG基于IEEE STD1149.7标准及传统的JTAG的边界扫描原理提供了一个更加强大的测试和调试接口,达到现在系统的要求。CJTAG用更少的管脚提供更多的功能,而同时保证了对IEEE1149.1的软件和硬件的兼容性。它的功能包括六个级,每一个上层级(Class)包含了它的下层级(Class)的所有功能。CJTAG接口提供了一个可扩展的方案以达到不同模块和复杂系统的需要。本文以IEEE1149.7标准为基础实现了一个CJTAG测试接口,由于应用了零位DR扫描方式生成零位扫描(ZBS),然后通过对ZBS计数器的锁存来完成控制级(Control Level)的功能,由控制级的值来产生各种命令,最终显着提高了扫描性能和对测试逻辑的功耗很好控制。同时也提供了一个可重用和可配置的验证平台,我们对CJTAG的功能做了充分的验证,保证其实现的正确性。目前实际芯片已经使用我们设计和验证过的CJTAG作为测试和调试接口,它将获得更加广泛的应用。本文在简述了JTAG和CJTAG功能的基础上,主要围绕笔者参与的设计和验证的部分进行描述。
吕涛, 李华伟, 尹志刚, 刘国华, 李晓维[8]2002年在《通用CPU设计中的模拟验证技术及应用》文中认为设计验证是芯片设计过程中保证其可靠性的重要环节。其中,模拟是实际中最主要的验证方法。根据应用目的的不同,可以将模拟验证技术分为两大类:针对矢量产生的技术和针对验证评估的技术。本文分类阐述了多种通用的验证技术的原理,在分析和比较的基础上指出各自的优缺点,并介绍了其在一款通用CPU设计之中的应用,包括应用平台、实验数据以及相应的分析。
张多利[9]2005年在《基于功能信息的验证工程学及若干验证技术研究》文中研究说明随着集成电路设计规模的不断增长和设计复杂度的不断提高,基于重用的设计方法成为主流的设计方法,功能验证成为制约设计效率提升的瓶颈。问题的解决不但需要在技术方法上取得突破,还依赖于对整个功能验证领域内的所有资源的有效组织和运用,以功能验证为中心目标,研究验证工程学是集成电路设计深入发展的必然要求。由于工程学是一门博大精深的学科,本文只重点研究了基于功能信息的验证工程学(FIVE)的体系和过程,并在FIVE的指导下,研究了若干验证支持技术。 本文主要基于以下科研项目撰写:(1)国家自然科学基金资助项目“基于平台的SoC设计方法及其关键技术研究”(项目编号:60373076);(2)国家教育部项目“SOC软硬件集成协同设计和验证优化理论和方法研究”(项目编号:教技司[2001]215)。论文的主要工作和取得的成果如下: 1.介绍了功能验证的基本方法和当前研究的进展情况,在此基础上,总结了功能验证方法的发展方向原则——形式化原则和抽象化原则,并从理论上论证了发展方向原则的合理性与正确性。 提出了功能信息的概念;提出了功能验证的工程学问题,论证了工程学思想和功能信息对于功能验证的意义。在此基础上,以功能信息为核心线索,以工程学思想为指导,提出并研究了基于功能信息的验证工程学,目标是通过整合已有的验证技术和方法来提供一个通用的验证解决方案。 提出了基于功能信息的验证工程学过程模型(FIVE模型),并对过程模型中的一些具体内容进行了讨论,包括功能信息的生成、应用,以及工程学中的理论研究、工具方法支持、标准化等问题。最后,给出了现有验证方法学向基于功能信息的验证工程学过渡的演化模型。 2.以FIVE为指导,研究了基于指令模板的测试激励自动生成方法。提出了指令模板综合方法,使指令模板描述和指令模板实现完全分离,这使得模板描述可以用一种规范化的方法进行,从而降低了描述的复杂度,增加了指令模板描述作为功能信息的可重用性。 从指令集的编码结构入手,提出了指令模板的分层描述方法。指令模板描述分为格式层、内容层和属性约束层。如果将指令集看作一个系统,则叁个层次分别对应系统的结构、要素和关系,从而较好地实现了问题的正交化分解,简化了指令模板的描述复杂度,提高了描述方法的易用性。其中模板内容描述中的各参量相互独立,提高了模板内容描述的可扩充性,便于用户在模板的简洁规范性和模板的详尽性之间根据具体验证要求进行权衡。模板描述查错工具进一步提高了指令模板描述的效率,符合FIVE中降低功能信息的生成成本的要求。 研究了基于指令模板的测试程序生成方法。提出了基于令牌交换的分支交叉方法,解决了测试程序生成中的分支控制问题,使得分支指令可以‘安全’地出现在随机测试程序中,不会因为引起死循环而降低测试程序的验证效率。采用自私基因算法优化随机测试程序生成中不同类别指令的比例使之达到效率最高。在测试程序优化方法的研究中,提出了C模型
吴俊华[10]2008年在《VLSI设计中的形式验证方法研究》文中认为超大规模集成电路(VLSI)的设计日趋复杂,验证工作越来越繁重,验证难度也越来越大。在复杂的VLSI设计中,验证过程所需的时间约占整个设计周期的叁分之二,设计过程所需要的专业验证工程师人数大约是设计工程师的两倍,功能验证已成为VLSI设计的瓶颈。传统的软件模拟和硬件仿真需要花费大量的时间,且不能完全保证功能的正确性。形式验证作为传统验证方法的补充,日益引起人们的关注。形式验证使用严格的数学推理来证明设计满足规范的部分或者全部属性,所需要的验证时间比较少,是克服验证瓶颈的可行途径。本文对VLSI的形式验证方法进行了研究,主要工作如下:1)针对数据密集型电路的等价性验证,提出了WGL模型的改进模型——W~2GL。WGL的节点是位级变量,在字级算术运算表示方面具有局限性,而W~2GL能有效地表示字级算术运算。本文还证明了一个有序的、简化的W~2GL模型是最小的和正则的,并提出了W~2GL模型的变量排序方法及加法和乘法算法。运用这些方法和算法可以构建寄存器传输级(RTL)电路的有序的、简化的和正则的W~2GL模型,进行电路优化前后的等价性验证。实验结果表明,与~*BMD和WGL模型相比,W~2GL模型对数据密集型电路的等价性验证不论在存储空间还是在CPU运行时间上均有明显的减少。2)针对同时包含字级、位级变量算术运算和逻辑运算的复杂电路的等价性验证,对W~2GL模型进行扩充,提出了混合WGL模型——HWGL。W~2GL模型能有效地表示字级算术运算,但在表示字级逻辑运算时比较复杂,需要把字级变量拆分成位级变量。本文提出的HWGL模型既可以有效表示字级的算术运算和逻辑运算,又可以有效表示位级的算术运算和逻辑运算。对复杂电路构建HWGL模型,可实现优化前后电路的等价性验证。HWGL模型的大小与字长无关,并且需要较少的节点和构造时间。实验结果表明,对复杂的包含字级变量和位级变量的电路,HWGL比W~2GL和~*BMD更有效。3)针对性质检验问题,本文在HWGL模型的基础上,提出了一种分支WGL模型——BWGL。BWGL模型是对HWGL模型的扩充,模型中用到的变量节点是HWGL,并在模型中增加了分支节点、Union节点和Intersect节点。把BWGL模型应用于性质检验,把设计中的性质描述成一个线性时间逻辑,根据时间片选择不同的检验过程验证性质是否满足。把基于BWGL的性质检验与基于BDD的VIS系统进行比较,实验结果表明,在处理器验证方面,基于BWGL的性质检验比VIS系统更有效,可以利用较少的资源在较短的时间内完成验证。另外,基于BWGL的性质检验可以同时验证数据通路和控制器,节省了大量的时间。
参考文献：
[1]. 模拟验证中覆盖评估技术的研究[D]. 吕涛. 中国科学院研究生院（计算技术研究所）. 2003
[2]. 模拟验证中的激励产生与覆盖评估[D]. 鲁巍. 中国科学院研究生院（计算技术研究所）. 2005
[3]. 集成电路的设计验证[J]. 倪青. 电脑知识与技术. 2006
[4]. VLSI高层测试生成方法的研究[D]. 朱莉. 华侨大学. 2007
[5]. 8位MCU设计验证及测试向量故障覆盖率分析[D]. 席筱颖. 哈尔滨理工大学. 2007
[6]. 浮点加减法的模拟验证[D]. 李振. 西北工业大学. 2006
[7]. 紧凑型JTAG接口的设计与验证[D]. 徐志磊. 上海交通大学. 2010
[8]. 通用CPU设计中的模拟验证技术及应用[J]. 吕涛, 李华伟, 尹志刚, 刘国华, 李晓维. 系统仿真学报. 2002
[9]. 基于功能信息的验证工程学及若干验证技术研究[D]. 张多利. 合肥工业大学. 2005
[10]. VLSI设计中的形式验证方法研究[D]. 吴俊华. 哈尔滨工程大学. 2008