导读:本文包含了嵌入式存储器论文开题报告文献综述及选题提纲参考文献，主要关键词:SoC,嵌入式存储器,内建自测试,内建自修复
嵌入式存储器论文文献综述
秦盼,王健,朱芳,焦贵忠[1]（2019）在《SoC嵌入式存储器内建自修复方法》一文中研究指出嵌入式存储器的内建自测试及修复是提高SoC芯片成品率的有效办法。详细描述了存储器良率的评估方法,提出了一种基于Mentor公司Tessent工具的存储器修复结构。该结构采用了冗余修复及电可编程熔丝eFuse硬修复的方法,具有很好的通用性及可行性,已多次应用在实际项目中。(本文来源于《计算机工程与科学》期刊2019年10期）
郭杰[2]（2019）在《嵌入式高速存储器中数据质量控制方法分析》一文中研究指出为提升Flash存储器中的数据质量水平,达到SOC芯片对大容量数据高速率、可靠性的存储需求,首先介绍了嵌入式Flash高速存储器的应用性能及基本构成,并透过FLASH存储器中数据坏块和位交换故障对数据存储质量的影响性,引入基于阈值控制的损耗均衡算法,将损耗均分至不同的物理块上,控制坏块发生率;同时,融合ECC校验算法对发生位交换故障的数据进行修正。研究发现,损耗均衡算法通过将各数据块的擦除次数达到近似均衡,延长了Flash存储器的使用寿命,而ECC通过写校验码和读校验码的异或运算,便可实现对错误数据的纠正,两种算法的流程简单、可操作性强,可对Flash存储器数据质量进行有效控制。(本文来源于《电子测量技术》期刊2019年18期）
郭慧莹[3]（2019）在《嵌入式存储器控制器设计中FPGA与VHDL的应用研究》一文中研究指出存储器是保证计算机正常运行的重要组成部分,实现计算机的数据存储工作,传统的存储器控制器存在着运行效率低、不可重复编写的问题,为此,提出一种基于FPGA的嵌入式存储器控制器设计方案,探讨了存储器控制器的构造,设计了四种形态的状态机,可以实现相互之间的自由转换,以VHDL语言作为程序编码的语言,实现对存储器控制器的控制,最后以ISE Simulator Lite软件进行仿真模拟,证实了设计的存储器控制器能够实现数据的读与写操作,同时效率高、可擦写。(本文来源于《科技风》期刊2019年18期）
许莉,韦嵚,车书玲[4]（2019）在《FPGA中嵌入式块存储器的IP软核设计》一文中研究指出以集成电路的快速发展与广泛应用为契机,针对FPGA开发过程中IP软核可复用的特点,提出一种提升FPGA嵌入式块存储器工作频率的IP软核设计方法。利用软件对不同读写类型和不同输入位宽的数据进行预处理,获取所需的硬件资源开销,并生成相应的硬件描述语言。IP软核设计时,在使用固定硬件资源的情况下,通过优化数据预处理方法,以及改变在综合阶段布局布线的处理结果,提高了工作频率。对设计的IP软核进行测试验证,结果表明,该设计方法生成的IP软核的功能和性能指标均符合设计要求,其工作频率最高可提升25.56%。(本文来源于《微电子学》期刊2019年04期）
安宝森,乔树山,刘琦[5]（2019）在《BIST电路在嵌入式非易失性存储器可靠性测试中的应用》一文中研究指出最近的调查发现,存储器测试的重点都放在了故障测试而忽略了可靠性测试。这里简单介绍BIST故障测试,增加了详细的可靠性测试并得到了实验数据,包括DRB(数据保持),耐久性(擦/写循环),HTOL(高温操作寿命),LTOL(低温操作寿命)。基于存储器可靠性测试的目的,采用了BIST测试的方法,通过一些列的可靠性测试实验,得出在电压为负时进行读"1"操作,电压越正失效的位数越少;在电压为正时进行读"0"操作,电压越小失效位数越少。随着电压增大,失效位数达到峰值。(本文来源于《电子设计工程》期刊2019年11期）
李远哲,贺海文,万丽,李妍,赵峰[6]（2019）在《嵌入式系统大容量NAND Flash存储器分区管理设计》一文中研究指出针对嵌入式系统中对大容量Flash存储器数据存储管理的需求,对大容量NAND Flash存储器分区、数据写入机制进行研究,借鉴FAT文件管理系统的理念,通过定义和动态维护分区属性数据结构的方法,建立了一种简单易行的分区管理机制,控制数据存储管理,并给出了具体的数据结构和设计流程图;结合实际工程应用进行了实验验证和分析,应用结果表明,该方法软件设计简单,资源需求低,实现了对大容量NAND Flash存储器的分区化管理,方便了用户对目标数据的快速检索定位,提高了数据使用效率,同时保证了数据存储的完整性、实时性、正确性,并大大降低了对上位机数据处理的难度;该方法的提出,为嵌入式系统中大容量Flash存储器的使用管理提供了新的思路,具有较高的实用性和推广应用价值。(本文来源于《计算机测量与控制》期刊2019年02期）
艾青[7]（2019）在《嵌入式系统中基于非易失性存储器的数据分布优化研究》一文中研究指出传统的嵌入式系统存储体系架构主要面临两方面问题:第一,作为内存的DRAM存在能耗与扩展性的缺陷;第二,基于SRAM的SPM被广泛用于替代硬件控制的缓存,但SRAM存在面积大、泄露功耗高的缺陷。新型NVM因具备超低静态功耗、较高的存储密度等优势,不仅能够显着降低引入大量DRAM内存产生的静态功耗,同时有望填补缓存、内存与外存不断扩大的性能鸿沟。但NVM存在读写不对称、MLC与SLC性能互补的问题,并且程序极不均衡的访问模式将进一步加剧上述问题。为此,本文将深入探索嵌入式程序的读写访问特征,立足于基于DRAM/NVM混合内存、SLC/MLC混合SPM的新型存储架构,着力于异构存储介质中数据如何分配的关键问题,旨在充分利用NVM的性能优势的同时避免其缺陷,以满足嵌入式系统在性能、能耗等方面的诉求。主要包括:1.嵌入式系统中基于DRAM/NVM混合内存,本文提出了一种实时保证的数据分配策略。本文利用编译器与条件分支概率对嵌入式程序进行分析;然后,综合考虑每个数据的写特质,统一不同数据与异构存储介质的布局,将写频繁的数据存放于写开销低的DRAM,将读频繁的数据存放于密度高的NVM,保证嵌入式程序实时性的前提下,使其数据访问能耗最小。2.嵌入式系统中基于NVM SLC/MLC混合SPM,本文提出了一种动态的数据分配策略。考虑NVM SLC/MLC在访问性能与存储密度上的互补优势,本文结合SLC/MLC可动态切换的特性,考虑新型架构中存储位置、异构存储开销、存储大小等约束条件,将问题构建为线性规划模型,并以此构建近似最优算法,优化SLC/MLC混合SPM的数据访问开销。最后,本文分别构建了DRAM/NVM混合内存和NVM SLC/MLC混合SPM的实验模拟平台,实验结果表明本文提出的技术能有效地提升系统性能,减少系统能耗,并且显着缩短数据访问延迟。本文利用嵌入式系统程序的特性,开展了基于新型NVM的数据分配策略研究,以突破嵌入式存储体系的瓶颈,促进嵌入式设备在物联网、大数据等领域的应用及发展。(本文来源于《重庆邮电大学》期刊2019-02-02）
冯炜唯[8]（2018）在《基于混合便签式存储器多核嵌入式系统的任务和数据分配研究》一文中研究指出移动互联网的兴起推动了多核嵌入式系统的快速发展,应用程序对多核嵌入式系统的性能和续航要求越来越高。传统的静态随机访问存储器,因其集成密度低、功耗泄漏大等问题,限制了多核嵌入式系统的发展。自旋转矩存储器是一种新型的非易失性存储器,它具有集成密度高、能耗小等优点,但是其读写不平衡的特性降低了替代静态随机访问存储器的可能性。因此,研究基于自旋转矩存储器的优化技术具有重要的意义。本文使用基于自旋转矩存储器的混合便签式存储器作为片上存储器,针对多核嵌入式系统性能和能耗优化的热点问题,对任务和数据的静态分配方法进行了研究。本文的主要工作包括以下叁个部分:(1)本文针对基于混合便签式存储器的多核嵌入式系统提出了一种降低数据访问能耗的方法,即最小数据访问能耗的整数非线性规划(INLP)模型和基于贪心策略的最小访问能耗的数据分配(MAEDA)算法。应用上述模型和算法,可以确定合适的数据和任务分配方案,从而有效的减少数据访问产生的能耗。(2)本文提出了一种缩短调度时长的混合整数二次约束规划(MIQCP)模型。针对基于混合便签式存储器的多核嵌入式系统,可以确定最优任务调度和数据分配方案,提高多核嵌入式系统中对存储器访问的并行度,进一步提高多核嵌入式系统的性能。(3)本文提出了优化存储器访问时长的启发式算法,该算法将存储器访问时长的优化分为数据分配和任务调度两个子问题。在多项式级别的时间内,确定较优的任务和数据分配方案,缩短存储器访问时长,提高多核嵌入式系统的性能。模拟实验结果表明,本文提出的数学规划模型和算法能够有效的优化基于混合便签式存储器的多核嵌入式系统中的任务和数据分配,提高系统性能,降低数据访问能耗。(本文来源于《华东师范大学》期刊2018-10-08）
陈之超[9]（2018）在《嵌入式存储器叁单元耦合故障测试算法的研究》一文中研究指出集成电路产业进入深亚微米阶段,芯片规模急剧增大,对于数据信息的巨大存储需求使得嵌入式存储器在片上系统(SOC)中的集成度越来越大。制造工艺的不断进步,嵌入式存储器本身也变得愈加复杂,出现了一系列新的故障类型,比如叁单元耦合故障。存储器的故障会引起芯片逃逸率的上升,存储器内建自测试(Mbist)技术是目前大容量存储器测试的主流技术,建立新的存储器故障模型,研究高效率的存储器测试算法,对提高芯片成品率,降低芯片设计生产成本具有重要意义。本文的主要工作及研究内容如下:1)在分析存储器单一单元故障和耦合故障模型的基础上,对新出现的叁单元耦合故障进行建模,从故障行为和存储单元逻辑值的排列组合方面对8大类,总共1656种叁单元耦合故障完成建模。2)分析经典存储器测试算法的设计思想,结合March系列算法和Checkboard算法的优点,基于1656种叁单元耦合故障模型,提出了全新的存储器内建自测试算法SmarchChk 3C,该算法的时间复杂度为50N,对叁单元耦合故障的覆盖率为100%。3)以2048X32的SRAM为待测存储器,完成了存储器库文件模型的建立,基于算法SmarchChk 3C的操作步骤,结合EDA工具Tessent Mbist完成了Mbist电路的地址生成以及背景数据初始化设计,基于EDA工具的用户自定义算法命令完成了SmarchChk 3C的命令编写,将其导入EDA工具进行算法的仿真验证。对照测试仿真波形图,详细分析了测试算法的关键步骤,并通过人为注入故障的方法,对算法的有效性进行了验证。实验结果表明,本文设计的算法可以检测所有的叁单元耦合故障,该算法具有故障覆盖率高,时间复杂度低的优点。(本文来源于《华东师范大学》期刊2018-05-01）
迎九[10]（2018）在《存储器/嵌入式存储器的市场机会——重点关注汽车和工业物联网》一文中研究指出美光科技嵌入式产品事业部市场副总裁Kris Baxter在2018年"慕尼黑上海电子展"期间,介绍了美光及多家行业分析师对存储器尤其是嵌入式存储器市场的预测,重点是DRAM和NAND在汽车和工业领域的趋势。(本文来源于《电子产品世界》期刊2018年04期）
嵌入式存储器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
为提升Flash存储器中的数据质量水平,达到SOC芯片对大容量数据高速率、可靠性的存储需求,首先介绍了嵌入式Flash高速存储器的应用性能及基本构成,并透过FLASH存储器中数据坏块和位交换故障对数据存储质量的影响性,引入基于阈值控制的损耗均衡算法,将损耗均分至不同的物理块上,控制坏块发生率;同时,融合ECC校验算法对发生位交换故障的数据进行修正。研究发现,损耗均衡算法通过将各数据块的擦除次数达到近似均衡,延长了Flash存储器的使用寿命,而ECC通过写校验码和读校验码的异或运算,便可实现对错误数据的纠正,两种算法的流程简单、可操作性强,可对Flash存储器数据质量进行有效控制。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
嵌入式存储器论文参考文献
[1].秦盼,王健,朱芳,焦贵忠.SoC嵌入式存储器内建自修复方法[J].计算机工程与科学.2019
[2].郭杰.嵌入式高速存储器中数据质量控制方法分析[J].电子测量技术.2019
[3].郭慧莹.嵌入式存储器控制器设计中FPGA与VHDL的应用研究[J].科技风.2019
[4].许莉,韦嵚,车书玲.FPGA中嵌入式块存储器的IP软核设计[J].微电子学.2019
[5].安宝森,乔树山,刘琦.BIST电路在嵌入式非易失性存储器可靠性测试中的应用[J].电子设计工程.2019
[6].李远哲,贺海文,万丽,李妍,赵峰.嵌入式系统大容量NANDFlash存储器分区管理设计[J].计算机测量与控制.2019
[7].艾青.嵌入式系统中基于非易失性存储器的数据分布优化研究[D].重庆邮电大学.2019
[8].冯炜唯.基于混合便签式存储器多核嵌入式系统的任务和数据分配研究[D].华东师范大学.2018
[9].陈之超.嵌入式存储器叁单元耦合故障测试算法的研究[D].华东师范大学.2018
[10].迎九.存储器/嵌入式存储器的市场机会——重点关注汽车和工业物联网[J].电子产品世界.2018