导读:本文包含了动态随机存储器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:存储器,动态,可编程,增益,晶体管,单元,阵列。
动态随机存储器论文文献综述
周科[1]（2017）在《双倍速率同步动态随机存储器的地址映射方法》一文中研究指出随着现在处理器性能和频率的不断提高,内存访问已经越来越成为系统的瓶颈问题,内存控制器性能的好坏对于处理器的性能影响也越来越大。内存控制器中地址映射主要是负责将系统地址映射成DDR(Double Data Rate)中的存储单元,对于内存控制器的性能有着至关重要的影响。地址映射是改善内存性能的重要途径,合理的地址映射可以提升内存局部性,提升内存以及CPU的效率,从而达到提升处理器性能的目标。本文从主流的内存DRAM入手,从地址映射的方面研究解决行冲突现象。通过研究DDR3的叁种现有主流的地址映射方式,分析了其中的不足与并针对其不足提出需要改进的方法。基于DDR3地址映射的优点,比如其异或算法,以及预取的地址分割等,将DDR3的优点进行整合,结合DDR4的新增内存特性体群(Bankgroup),对于DDR4的地址提出了新型的地址映射方式,使用了体群与体(Bank)的双层异或方式,将连续的存取指令通过双层异或后,映射到不同的体群与体上,根据内存的并行性原理,来同时操作连续的指令。该地址映射方式是以开页为基础的,大量的减少了数据存取中激活指令和预充电指令的产生,降低内存电容充放电的次数,在提升内存性能的同时降低功率的损失。通过大量实验数据分析对比,使用该双层异或运算方式的DDR4,其行冲突比例下降5%到10%。在数据分析与量化的过程中,使用Ramulator模拟器对内存控制器和DDR3、DDR4的主要功能进行模拟,运行业内通用的SPEC CPU 2006测试文件,搭载不同的地址映射,根据输出文件监控IPC(Instruction per Clock)、行命中、行脱靶、行冲突四个基本参数来分析系统性能的变化。在Ramulator的模拟下,行命中提升的比例平均在3%到5%之间;行脱靶降低的比例平均在2%到4%之间;行冲突降低的比例平均在6%到10%之间。IPC是衡量CPU性能非常重要的指标,通过双层异或算法实现的新型DDR4地址映射,IPC的值提升1%到10%不等,且对于大量数据吞吐的运行环境而言,IPC提升率平均在4%到5%左右,IPC的提升反映了通过修改的地址映射模式对于DRAM性能的提升,进而对CPU乃至提高计算机系统性能都具有显着的意义。(本文来源于《西安电子科技大学》期刊2017-05-01）
吴俊,姚尧,卢细裙,王鹏飞[2]（2016）在《动态随机存储器器件研究进展》一文中研究指出动态随机存储器芯片是集成电路中销售量和销售额最大的单一产品.本文介绍了DRAM存储单元的基本原理并回顾了DRAM的技术发展与关键创新,总结了多种先进技术节点的DRAM芯片制造的关键工艺技术.分析了电容结构、阵列访问晶体管、存储器单元结构等方面的技术演进.介绍了多种基于U形沟道晶体管的DRAM存储单元以及6F2存储单元的制造方法.基于多项关键技术突破,对下一代DRAM芯片的关键器件工艺的技术发展趋势进行了推测.即:(1)阵列选择晶体管持续使用U形晶体管;(2)低k材料会被大规模使用来降低位线寄生电容;(3)提高灵敏放大电路的灵敏度和随温度来动态调整刷新频率来降低对存储电容的要求;(4)更多关注低功耗设计而不是一味地增大存储容量.(本文来源于《中国科学:物理学 力学 天文学》期刊2016年10期）
季邓培,何小妹,李昆,陈炼[3]（2016）在《基于FPGA的同步动态随机存储器细分系统研究》一文中研究指出介绍了一种使用FPGA处理光栅信号的高倍数辨向细分电路。使用了Verilog语言编写状态机对信号进行了准确辨向并对细分数据进行计数处理。使用了同步动态随机存储器(SDRAM)代替了只读存储器作为硬件查表法的器件,因此该电路响应速度快,动态范围宽,适用于高速数据采集系统。使用FPGA作为逻辑控制器与计数器,电路简单、处理迅速、可靠性高。该电路有助于相关角度值的测量与校准工作。(本文来源于《计测技术》期刊2016年S1期）
刘颖,黄喜军,黄民庆,谢开贵[4]（2014）在《动态随机存储器中基于混合策略的节能算法》一文中研究指出动态随机存储器(DRAMs)是手持式设备的重要组件。由于需要进行刷新,因此,即使设备处于待机状态,存储器也会消耗大量能量。提出了一种基于纠错码和冗余策略的混合算法(HEAR)以降低待机状态下DRAMs的刷新功率。HEAR电路由BCH码模块和错位修复(EBR)模块构成,以提高纠错能力,尽量降低ECC技术的负面效应,进而有效延长刷新周期,显着降低刷新功耗。分析结果表明,HEAR策略可使待机状态下的2GbDDAM存储器节约能耗40-70%。奇偶校验数据的面积成本和HEAR策略的ECC电路分别只有单独使用ECC策略的63%和53%。(本文来源于《微型电脑应用》期刊2014年05期）
姚志斌,罗尹虹,陈伟,何宝平,张凤祁[5]（2013）在《同步动态随机存储器辐射效应测试系统研制》一文中研究指出在分析同步动态随机存储器(SDRAM)辐射效应主要失效现象的基础上,研制了具备了读写功能测试、刷新周期测试及功耗电流测试叁种功能的SDRAM辐射效应在线测试系统,并开展了SDRAM的总剂量效应实验研究。结果表明,总剂量效应会导致SDRAM器件的数据保持时间不断减小,功耗电流不断增大以及读写功能失效。实验样品MT48LC8M32B2的功能失效主要由外围控制电路造成,而非存储单元翻转。数据保持时间虽然随着辐照剂量的累积不断减小,但不是造成该器件功能失效的直接原因。(本文来源于《强激光与粒子束》期刊2013年10期）
曹成伟[6]（2013）在《新型动态随机存储器设计与ZnO纳米线/Si异质结研究》一文中研究指出本文主要包括“新型动态随机存储器设计”以及“Zn0纳米线／Si异质结的制备及特性研究”这两个部分。第一部分主要围绕“新型动态随机存储器设计”的主题展开。传统的动态随机存取存储器(DRAM)单元由一个存储电容器和一个起开关作用的晶体管构成。随着器件尺寸的缩小,单元储存电容却不能过分降低,DRAM面临成本升高,性能变差的问题。我们根据省去DRAM单元中外部存储电容的思路,设计了一种基于隧穿场效应晶体管的新型DRAM单元。通过二维工艺以及器件模拟对新型DRAM单元进行了功能验证,研究了它的各种操作下的电流情况、读写速度、浮栅内的电势变化情况、干扰以及保持特性。通过在存储器单元结构中引进隧穿场效应晶体管,我们可以获得最快达到2ns的写入速度。同时该器件的操作电压相对较低。通过工艺流程以及器件结构优化,我们可以实现超过107的读取电流窗口。此外,器件的工艺和电可擦可编程只读存储器(EEPROM)单元是相兼容的,更利于器件的集成应用。第二部分主要围绕“ZnO纳米线/Si异质结的制备及特性研究”的主题展开。近年来随着制备技术的进步,准一维结构的ZnO纳米结构表现出了优异的载流子迁移率性能。如果要将ZnO纳米结构应用到具体工艺生产中去,那么对于在Si衬底上Zn0纳米结构的生长方法以及特性研究就具有重要意义。本文中,我们首先研究了不同在Si衬底上生长ZnO籽品层的方法：裹液-覆盖法及原子层淀积法。在淀积了Zn0籽晶层之后,再通过水热法来生长Zn0的纳米线阵列。通过分析不同条件生长的籽晶层以及相对应生长的纳米线阵列的SEM和XRD结果,我们对不同的生长方法进行了比较。此外,我们还研究了籽晶层退火对纳米线性能的影响,发现在非晶籽晶层上生长的ZnO纳米线具有更好的取向性。通过对不同温度下的电流-电压测试结果进行分析,我们研究了n-Zn0纳米线/p-Si异质结结构的电学特性。通过对籽晶层工艺的优化以及其它工艺参数的良好控制,我们得到的异质结器件具有较高的电流开关比,在303K时可以达到2519。同时该异质结结构具有良好的击穿特性,反向击穿电压达到-33.5V。通过对测试结果进行参数提取并与同类型器件进行比较,说明该器件具有较高的载流子注入效率。(本文来源于《复旦大学》期刊2013-05-30）
吴进,刘路[7]（2012）在《同步动态随机存储器的控制器设计与实现》一文中研究指出为了满足不同平台的需求,简化同步动态随机存储器(SDRAM)的控制器,采用现场可编程门阵列(FPGA)方法,给出一种SDRAM控制器设计方案。引入的仲裁机制可以用Verilog硬件描述语言编写,灵活性强,只需加以简单修改即可满足不同需求。仿真结果表明,采用基于FPGA设计的SDRAM控制器能很好完成规定读写操作。(本文来源于《西安邮电学院学报》期刊2012年05期）
马亚楠[8]（2012）在《基于2T GC的动态随机存储器版图设计及其关键参数表征与优化》一文中研究指出本文基于一种新型嵌入式动态随机存储器2T GC的版图设计和关键参数进行了相关的研究工作。2T GC存储器版图设计是影响2T GC面积的重要因素,同时还涉及到面积与性能及功耗的折中问题。其中包含了2T GC单元的版图设计和优化,主要考虑单元版图对存储密度和存储性能的影响；阵列和行列驱动电路版图设计,主要考虑大规模阵列的层次划分问题以及存储阵列与外围电路的拼接匹配；其它外围电路版图的布局和设计,主要考虑各个模块的布局以及大规模版图设计时需要考虑的各种问题。保持电流和数据保持时间是影响2T GC静态保持功耗和性能的两个主要参数,而且在新工艺代下漏电流和波动性问题日益凸显,本文基于65nm工艺代针对2T GC的两大关键参数保持漏电流和数据保持时间波动性的表征问题进行了研究,其中对保持电流的研究主要包括单元保持漏电的来源分析,以及阵列和单元保持漏电表征方案及单元保持漏电的优化方案分析,同时将提出的表征方案应用于静态随机存储器SRAM的单元漏电表征。2T GC是动态随机存储器即需要周期性刷新,而刷新周期则是由单元的数据保持时间决定的,所以2T GC数据保持时间是影响刷新功耗和存储性能的重要参数,而在新工艺代下此参数受PVT工艺波动影响会产生相应的波动变化,为了研究此波动情况从而给芯片设计参数制定提供指导本文提出了一种表征2T GC数据保持时间波动性的方案。本文最终基于SMIC0.13um工艺实现了一款128kb的2T GC存储器芯片,经过验证具有正确的读写功能；同时本文还基于SMIC65nm工艺实现了2T GC单元保持漏电和数据保持时间的表征。(本文来源于《复旦大学》期刊2012-05-08）
朱伟[9]（2012）在《面向嵌入式应用的阻变式存储器和动态随机存储器的测试表征及优化》一文中研究指出近年来,随着大规模、超大规模集成电路的不断发展,嵌入式系统因其集成度高、运行速度快、功耗低、可靠性好等特点得到广泛应用。作为嵌入式系统硬件中不可或缺的组成部分,嵌入式存储器在半导体芯片中的作用非常重要,它的存储特性直接决定了整个系统的工作性能。随着数字、模拟电路的快速发展,为配合嵌入式系统整体性能的提升,各类新型的存储器也不断涌现出来。本文针对组内研发的阻变式存储器和两款新型的动态随机存取存储器在嵌入式系统中的应用需求,聚焦于单元存储性能的提升,以测试表征为手段,通过对实际芯片的测试反映出存储器芯片的运行效率和存储特性。之后,根据测试结果的统计和分析,从设计方法、工艺条件和编程算法叁个角度对存储器的良率、数据保持时间、可制造性等方面进行了优化,以达到实际的应用需求。另外,本文还针对阻变式存储器芯片在辐射领域中的应用,对芯片的抗辐射能力进行研究和分析。与普通的应用环境相比,辐射会在器件内部产生额外的缺陷,影响器件的性能,甚至导致整个系统无法正常工作。因此,对于存储器在辐射领域的应用,需要提出一套能够表征辐照性能的参数以及相应的测试方法。从测试结果来看,现阶段的阻变存储单元具备了很好的抗辐射特性,但芯片的外围电路还需要引入必要的抗辐射措施进行加固。(本文来源于《复旦大学》期刊2012-05-05）
严冰[10]（2012）在《高速嵌入式动态随机存储器可编程内建自测试设计及优化》一文中研究指出在现代SoC中,嵌入式存储器已经取代逻辑电路占据了芯片的绝大部分面积。而随着便携式移动电子设备的快速发展,嵌入式存储器的一个分支——嵌入式动态随机存储器又以其高存储密度和低功耗得到了越来越广泛的应用。在这种情况下,整个芯片的良率越来越多地受到其中的存储器模块的影响,对嵌入式存储器的有效测试也因此变得尤为重要。本文介绍了一种高速嵌入式动态随机存储器。该存储器采用新型的2T增益单元结构作为存储单元,具有高存储密度、高访问速度、非破坏性读写、与标准逻辑工艺兼容等优势。该存储器所具有的优势给测试带来了挑战,如何节省测试时间和芯片管脚,在高速测试中保证高故障覆盖率成为重要的问题。针对这一问题,本文提出了一种可编程内建自测试方案。该方案包括了指令集设计和硬件电路的设计。四级指令流水线的引入使全速测试成为可能。该设计方案可以通过执行不同的测试指令实现多种类型的测试算法,包括March算法、Galpat算法、Hammer test等。该内建自测试模块被集成在了一个存储容量为16KB的增益单元嵌入式动态随机存储器芯片中,并在中芯国际0.13μm标准逻辑工艺下进行了流片验证。芯片测试结果表明该内建自测试方案可以在200MHZ的时钟频率下对待测存储器执行全速测试,并实现多种测试算法。针对在上述芯片测试过程中发现的工艺波动导致单元良率降低的问题,本文又介绍了一种能够自动优化存储器性能的可编程内建自测试方案。该方案可以自动优化芯片操作时序,并可以对动态存储单元的数据保持时间进行测试。芯片测试表明,这种改进的可编程内建自测试模块的引入提高了单元良率,并成功测试出了存储器的数据保持时间。本文针对新型的增益单元动态随机存储器提出的可编程内建自测试设计方案及其优化保证了较高的故障覆盖率,提高了测试速度,降低了对自动测试设备的性能要求,降低了芯片管脚消耗,并具有了内建自优化的能力,是对嵌入式存储器测试技术的有益探索与尝试。(本文来源于《复旦大学》期刊2012-04-23）
动态随机存储器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
动态随机存储器芯片是集成电路中销售量和销售额最大的单一产品.本文介绍了DRAM存储单元的基本原理并回顾了DRAM的技术发展与关键创新,总结了多种先进技术节点的DRAM芯片制造的关键工艺技术.分析了电容结构、阵列访问晶体管、存储器单元结构等方面的技术演进.介绍了多种基于U形沟道晶体管的DRAM存储单元以及6F2存储单元的制造方法.基于多项关键技术突破,对下一代DRAM芯片的关键器件工艺的技术发展趋势进行了推测.即:(1)阵列选择晶体管持续使用U形晶体管;(2)低k材料会被大规模使用来降低位线寄生电容;(3)提高灵敏放大电路的灵敏度和随温度来动态调整刷新频率来降低对存储电容的要求;(4)更多关注低功耗设计而不是一味地增大存储容量.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
动态随机存储器论文参考文献
[1].周科.双倍速率同步动态随机存储器的地址映射方法[D].西安电子科技大学.2017
[2].吴俊,姚尧,卢细裙,王鹏飞.动态随机存储器器件研究进展[J].中国科学:物理学力学天文学.2016
[3].季邓培,何小妹,李昆,陈炼.基于FPGA的同步动态随机存储器细分系统研究[J].计测技术.2016
[4].刘颖,黄喜军,黄民庆,谢开贵.动态随机存储器中基于混合策略的节能算法[J].微型电脑应用.2014
[5].姚志斌,罗尹虹,陈伟,何宝平,张凤祁.同步动态随机存储器辐射效应测试系统研制[J].强激光与粒子束.2013
[6].曹成伟.新型动态随机存储器设计与ZnO纳米线/Si异质结研究[D].复旦大学.2013
[7].吴进,刘路.同步动态随机存储器的控制器设计与实现[J].西安邮电学院学报.2012
[8].马亚楠.基于2TGC的动态随机存储器版图设计及其关键参数表征与优化[D].复旦大学.2012
[9].朱伟.面向嵌入式应用的阻变式存储器和动态随机存储器的测试表征及优化[D].复旦大学.2012
[10].严冰.高速嵌入式动态随机存储器可编程内建自测试设计及优化[D].复旦大学.2012
论文知识图
