导读:本文包含了射频芯片论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:射频,芯片,混频器,放大器,集成电路,表面波,线性化。
射频芯片论文文献综述
王小宁,窦亚昆[1]（2019）在《“芯”技术带来新动力》一文中研究指出本报讯（记者 王小宁 本报特约通讯员 窦亚昆）7月12日，位于日照高新区的日照东讯电子科技有限公司智能移动通讯射频芯片CSP生产线正式投产，此条生产线是该公司的第二条生产线，每月生产CSP封装的声表面波滤波器元器件300万颗，两条生产线预计年产值2500(本文来源于《日照日报》期刊2019-07-13）
梁振[2]（2019）在《低功耗、小面积BLE射频芯片研究与设计》一文中研究指出随着物联网(IoT)需求的日益增长,低功耗蓝牙(BLE)技术已成为无线设备的一种短距离通信的流行解决方案,尤其是BLE通信传输距离延伸后对自动化、工业控制、智慧家庭等应用变得更加实用,因此BLE不仅具有科学研究意义而且还具有重要的应用价值和广阔的市场前景。为了延长电池的寿命,通常BLE设备需要长期稳定的工作,低功耗设计是BLE技术最重要的要求。BLE射频芯片是BLE设备中的关键芯片,同时也是功耗占比最大的芯片,如何在满足BLE射频指标要求的同时,实现低功耗和低成本的射频芯片设计一直是科研人员关注的问题。本文围绕BLE射频芯片低功耗和小面积的关键技术展开研究,着重对BLE射频芯片的接收链路和发射链路的核心模块进行研究和设计。所设计的BLE射频芯片通过0.11μm RFCMOS工艺进行流片验证。本文主要研究工作和创新点如下:(1)提出了一种共享电感的接收前端射频方案。该方案由天线开关、匹配电路、Inductor-Less低噪声放大器(LNA)、有源混频器组成。其中Inductor-Less LNA采用电流再生技术和有源电感技术相结合的两级放大级联结构,第一级的放大利用电流再生技术在低功耗下可以获得较大的跨导,高效率利用跨导放大有用信号。第二级利用有源电感技术,通过源极跟随器中MOS管的栅极和源极形成的电容Cgs实现有源电感。混频器利用电荷注入型有源混频器技术,缓解了线性度、开关噪声和混频器增益之间的矛盾关系。仿真结果表明,在蓝牙工作频段2.402 GHz~2.483.5GHz,接收机的最大反射系数S11为-14.5 d B,发射机的最大反射系数S11为-17.5 d B,噪声系数为3.7 d B,IIP3为-15.8 d Bm,IIP2为10 d Bm,接收机射频前端功耗为1.5m W。(2)设计了一种增益可调、带宽自动校准的有源RC复数滤波器电路。增益可调范围0 d B~20 d B。通过带宽自动校准电路,降低带宽对CMOS工艺偏差的敏感度。校准范围±30%,校准精度2%。校准电路工作于芯片上电期间,校准时间小于4μs,完成校准后校准电路自动断电,有效降低了芯片功耗。(3)提出了一种降低频移键控误差(FSK error)的方案,该方案通过对两点调制锁相环中环路增益自动校准,有效降低两条环路增益对生产工艺和温度等环境因素的敏感度。通过压控振荡器(VCO)中的负反馈网络使偏置电流保持恒定,降低VCO低频相位噪声。通过VCO的可变电容减敏电路和交叉偏置可变电容电路,降低FSKerror对可变电容工艺偏差的敏感度,有效改善发射质量。仿真结果表明,压控振荡器在偏离振荡频率100 KHz、1 MHz、3 MHz的开环相位噪声分别为-95.1 d Bc/Hz、-115.4 d Bc/Hz、-124.9 d Bc/Hz,锁相环功耗为2.2 m W。(4)实现了一种加快锁相环锁定时间的粗调算法。芯片上电时通过此算法对电容阵列进行粗调,完成粗调后将电容阵列控制字与对应的BLE频点计算出来,每次切换信道自动调用。仿真结果表明,锁相环锁定时间小于30μs,加快了锁相环锁定时间,降低了锁相环锁定过程中的无用功耗。所研发的BLE射频芯片测试结果表明,在蓝牙工作频段2.402 GHz~2.483.5 GHz,发射机的最大反射系数S11为-10.6 d B,接收机的最大反射系数S11为-11.1 d B。接收机噪声系数为7 d B,IIP3为-17.1 d Bm,IIP2为9.8 d Bm。锁相环锁定时间小于32μs,VCO震荡在4.8 GHz,偏离4.8GHz 10KHz、1MHz和3MHz的相位噪声的测量值依次为-83d Bc/Hz、-108 d Bc/Hz和-114 d Bc/Hz。射频芯片接收机的灵敏度测量值为-93 d Bm,功耗9.7 m W,发射机在0 d Bm输出功率下功耗为9.4 m W,时频移键控误差(FSK error)测量值为2.97%。射频前端面积仅为0.24 mm2,整个芯片面积为3.6 mm2(包括数字调制和解调)。射频芯片性能完全满足BLE规范要求。本论文的成果不仅可以应用于BLE射频电路,还可对其它通信方式的射频电路有一定的参考。(本文来源于《华南理工大学》期刊2019-04-08）
俞陶然,吴佳妮[3]（2018）在《两款国产高端射频芯片在张江发布》一文中研究指出本报讯（记者 俞陶然 实习生 吴佳妮）爱斯泰克（上海）高频通讯技术有限公司近日发布两款射频收发系统集成电路芯片，由公司董事长、上海市“千人计划”特聘专家黄风义博士带队自主研制，经专家组技术鉴定，达到国际先进水平。这两款芯片可广泛应用于第五代移动通信（5G(本文来源于《解放日报》期刊2018-05-10）
崔海龙,田爱国,马艳杰[4]（2018）在《射频芯片自动测试平台设计》一文中研究指出射频芯片具有频率高的特点,传统的测试方法是通过信号源、频谱仪、矢量网络发生器等设备分别连接射频模拟接口测试,不同链路测试就需要重新连接线缆,测试效率低。本文介绍了基于开关矩阵的射频芯片自动化测试平台,采用GPIB接口连接和Pascal语言编程,结合射频开关矩阵灵活切换的优点,搭建自动测试平台,实现了对射频芯片多参数的自动测试,具有测试效率高和测试精度高的特点。(本文来源于《数字技术与应用》期刊2018年02期）
叶鑫,戴志春,伍俊,曹马健,张勇虎[5]（2018）在《ATE系统在卫星导航射频芯片测试技术中的应用》一文中研究指出在导航系统中,卫星导航射频芯片是一个重要的组成部分,芯片的质量优劣能够决定导航系统的导航精度。本文通过对卫星导航射频芯片结构特点的分析,对芯片的主要参数进行了分析测试。在基于集成电路自动测试系统的基础之上,结合射频测试设备对卫星导航射频芯片的性能进行了测试。这个方案对于卫星导航射频芯片的测试研究有着重要的意义。(本文来源于《数字技术与应用》期刊2018年01期）
张铁笛[6]（2017）在《终端射频芯片关键技术暨负群延时电路研究》一文中研究指出随着通信技术的不断进步,通信设备中对于终端射频电路集成度的要求也愈发严格,传统的混合集成方式已经难以满足当代系统小型化、高性能的需求。在这样的背景下,单片集成电路由于其元件密度高、性能稳定、易于大规模生产等优势已经成为了近年来研究的热点。实现拥有全面自主知识产权的终端射频芯片对促进通信领域发展,提升我国集成电路产业的创新能力和国际竞争力具有极其重要的现实意义。同时,在通信领域中,人们已经认识到对于具有一定带宽的射频信号而言,电路的正群延时效应难以避免地会引起色散现象,而负群延时(Negative Group Delay,NGD)电路则可以有效地消除这一缺陷进而优化信号完整性、降低误码率、改善通信质量。在学术领域,一个NGD电路可以被认为具有群速度超越光速的特性,这极大程度地加深了人们对于群速度的理解和认识。由此可见,NGD电路的研究具有非常重要的理论及现实意义。本文对终端射频芯片及NGD电路进行了深入且系统地研究,并通过具体电路的不同需求,采取了不同的制造工艺对相关技术进行了验证。主要研究内容归纳如下:1.针对晶体管在大信号下的非线性效应导致传统射频发射机中有源混频器出现严重叁阶交调的缺陷,根据晶体管的体效应及跨导函数模型等理论,提出了一种带有中频线性化跨导的Gilbert有源混频器结构。在中频信号电平转换的过程中,采用了源极退化电阻的方式将线性度较高的源级电压转化为电流形式以供给混频器进行上变频调制。在对电路的非线性效应进行分析的基础上,建立了跨导函数模型,提出通过使用具有深阱结构的晶体管可以将体效应消除的理论,该线性化跨导与偏置电压无关而仅与一固定电阻及晶体管尺寸比相关。该电路改善了中频信号过大时晶体管的非线性效应,确保在强中频信号模式下发射机拥有更佳的线性度。所提出的电路通过软件仿真进行验证并集成于一款支持卫星通信系统的射频发射机芯片中,该芯片包含了从数模转换器(DAC)至射频驱动放大器的整个发射链路。芯片的整体测试结果表明,该射频发射机可以在0 dBm的输出功率下获得优于-37 dBc的相邻通道抑制比(ACPR)及优于49 dB的本振抑制度。与其他同类型发射机相比,电路的增益动态范围提升了至少10 dB。2.针对传统双平衡混频器尺寸过大、中频带宽较窄的缺陷,根据巴伦的等效电路模型,提出了一种尾电容巴伦无源混频器结构,该结构可以大幅减小电路尺寸并扩展混频器的中频带宽。通过集总参数建模及分析,归纳出了巴伦的等效电路模型并利用其频率响应函数推导出了尾电容可以降低工作频率和减小巴伦等效电感及线圈长度的理论。利用中频信号在巴伦中的共模传输特性,推导出了使用尾电容巴伦的混频器能够拥有更宽的中频带宽的结论,并使用仿真及实验测试验证了上述方法的正确性。通过使用GaAs工艺流片,实现了两款分别工作于2.5-8 GHz及6-18 GHz的具有超宽中频带宽的双平衡无源混频器,测试结果表明混频器的变频损耗均小于10 dB,中频带宽分别达到了3 GHz及8 GHz。与同频段的混频器相比,所研究的电路将芯片面积缩小至1/4,中频带宽扩展了300%以上。3.针对一般NGD电路可调性较差、稳定性不高的问题,提出了在分布式放大器中利用阶跃阻抗传输线可以获得稳定NGD响应及可调衰减量的理论。在对分布式放大器的输入和反向输出端口的传输函数进行建模的基础上,定量推导出了电路的NGD时间与电压增益比的函数关系。通过计算放大器中每一阶晶体管的输入输出阻抗,得出了通过调节传输线的特性阻抗可以实现这一特定的电压增益比的结论,并通过仿真及测试验证了其正确性。通过电路加工,实现了一款群延时时间为-1 ns,时间波动小于0.2 ns的NGD电路。与其他NGD电路相比,该电路具有群延时时间稳定及可调增益的优良特性。4.针对现有的Non-Foster电路均采用寄生参数较大的集总方式实现的问题,提出了基于分布式放大器的NGD电路可以实现等效Non-Foster串联负电容和T型匹配网络的理论。通过对理想串联负电容网络进行S参数分析,以NGD这一物理特性为联结纽带,总结出Non-Foster网络与NGD电路的综合方法,提出了阶跃阻抗式NGD电路可以实现等效串联负电容及跨导调节式NGD电路可以实现Non-Foster T型双端口匹配网络的方法,并利用软件仿真及实验测试验证了这一等效过程的正确性,最终实现了一款基于NGD电路的-2 pF等效串联负电容和一款由-1 pF并联电容及-1.25 nH串联电感组合而成的双端口T型匹配网络。负电容能够在1.4-1.55 GHz的频带内呈现出最大值为110的品质因数。与其他负电容方案相比,该方法是基于分布式电路实现的,因此更加适用于高频段应用。在1.35-1.45GHz的工作频带内,T型匹配网络的等效元件值误差小于10%,电路的输入输出端口均能够呈现出优于20 dB的回波损耗特性。(本文来源于《电子科技大学》期刊2017-03-31）
张雪刚[7]（2017）在《0.7-7GHz宽带射频芯片接收前端的研究与设计》一文中研究指出当今无线通信市场迅速增加,涌现了多种无线通信标准,适用于多标准、多频段的芯片成为一个重要的研究方向。0.7-7GHz覆盖IMT-A的各个备选频段同时也兼容部分UWB标准频段。本文对应用于0.7-7GHz的宽带射频芯片接收前端进行了研究与设计,其中包括0.7-7GHz低噪声放大器(LNA)和宽带混频器(Mixer)。首先,基于电阻并联反馈结构,本文设计了应用于0.7-7GHz的宽带低噪声放大器。采用自偏置电阻反馈结构实现宽带输入匹配;应用并联峰化技术和负反馈技术扩展LNA带宽;选择带有峰化电感的PMOS晶体管作负载提高电路高频处的增益,进一步扩展LNA带宽;采用两级峰化结构负载的共源放大器级联使得LNA在0.7-7GHz范围内的增益保持平坦,同时在整个频带范围内保持足够低的噪声系数。设计了测试 PCB 板并完成测试,测试结果良好:2.5dB<NF<3.1dB,25dB<S21<27dB,-15dB<S11<-9.8dB,-33dB<S22<-6.4dB,IPidB>-26dBm,IIP3>-1 5dBm。其次,基于噪声抵消技术原理,本文设计了应用于0.7-7GHz的噪声抵消低噪声放大器。采用负反馈技术来实现宽带输入匹配;应用噪声抵消技术实现噪声抵消,改善LNA的噪声性能,同时实现单端转差分的转换;利用电流复用技术提高输入跨导,提高环路增益,改善噪声系数,缓解了低电源电压的限制;应用前馈噪声抵消技术进一步改善噪声系数;输出采用交叉耦合的平衡Buffer来提高差分性能。后仿真结果显示,增益可达 19.5dB,NF<2.34dB,S11<-11dB,S22<-12dB,IP1dB>-18.2dBm。随后,本文设计了一种宽带电压型无源混频器,包括无源开关对、本振驱动电路和增益可调中频放大器。合理设计无源开关对的尺寸和偏置状态可以提高混频器的线性度和噪声性能;采用本振驱动电路对本振信号进行放大,改善开关管的工作状态,提高线性度和噪声性能,同时有一定的隔离作用,减少本振泄露;增益可调中频放大器具有可变增益和低通滤波的功能。该无源下混频器的中频带宽为300MHz,转换增益两档可调(10dB/4dB),NF(DSB)<10dB,IP1dB>-7.9dBm。最后,本文基于0.7-7GHz宽带低噪声放大器和宽带无源混频器,完成了 0.7-7GHz宽带射频接收前端的设计,并完成了版图设计和后仿真。射频接收前端的仿真结果表明:在0.7-7GHz频段内S11<-10.58dB,输入匹配良好;增益34/40dB两档可调;中频输出带宽300MHz;IP1dB>-36.7dBm;IIP3>-28.6dBm;NF<4dB。后仿真结果满足设计指标且已提交流片。(本文来源于《东南大学》期刊2017-03-06）
蔡为铖[8]（2017）在《一种集成于射频芯片的低噪声LDO设计》一文中研究指出LDO,即低压差线性稳压器,是电源管理方案之一。拥有相当多的优点,比如高电源抑制比、低功耗、低噪声、良好的线性负载率和瞬态响应。现在LDO已经在很多领域中得到广泛应用,如便携式移动电子设备、可穿戴式电子产品、物联网、人工智能等。在射频领域,随着射频芯片的快速发展,LDO得到了大量的应用,可以为射频芯片提供一个低噪声、低功耗的稳定电压,这也是目前全集成射频芯片的发展趋势。本论文基于SMIC 0.18μm CMOS工艺,设计了一款集成于射频系统的LDO。首先介绍了LDO的主要性能参数,然后提出了LDO的电路结构方案,并完成了带隙基准电压源、误差放大器、保护电路等主要模块的设计。在对LDO的噪声和稳定性的理论研究基础上,提出了利用米勒补偿电路来保证LDO的稳定性,使设计的LDO具有极低的静态电流、高电源抑制比和高负载瞬态响应等优点。此外,为了保证电路的稳定工作,还在电路内部增加了过压欠压保护电路、短路保护电路和过热保护电路。在电路设计完成之后,通过Hspice仿真平台对电路整体和各子模块进行仿真验证,并利用版图编辑工具完成LDO的版图设计工作。通过Hspice软件的仿真结果表明:LDO的静态电流为47.1μA,负载调整率为0.003%,达到预期的参数指标。(本文来源于《电子科技大学》期刊2017-03-01）
阴玥[9]（2016）在《卫星导航接收机抗干扰射频芯片关键技术研究》一文中研究指出全球导航卫星系统(GNSS)广泛应用于航空,航天,导航,军事和消费电子等领域,目前在全球范围内已经取得了重大发展。然而,微弱的卫星导航信号非常容易受到无意或有意的电磁干扰,这是卫星导航系统迫切需要解决的一个问题。作为卫星导航接收机中的关键部件,射频接收机电路在很大程度上决定了整个接收机在抗干扰方面的功能和性能。轻量化、小型化和低功耗是卫星导航接收机主要的发展方向。因此,高集成度的卫星导航接收机抗干扰射频芯片技术具有很高的研究价值和应用价值。本论文基于多项实际课题,针对卫星导航接收机对射频接收电路的功能和性能要求,研究了抗干扰射频芯片系统设计技术、多频点多模式低噪声放大技术、性能可配置正交混频技术、有源多相滤波镜像抑制技术、性能可配置可重构滤波技术、高精度dB线性可编程增益放大技术和数字自动增益控制技术。并最终研制了卫星导航接收机抗干扰射频芯片进行测试和验证。首先,本文基于低中频架构,提出了卫星导航接收机抗干扰射频芯片架构。针对芯片设计在兼容性和低功耗方面的要求,本文提出了一种多通道、多频点、多种抗干扰工作模式的设计方案。双通道可以实现芯片更高的集成度;多频点能够拓展芯片的应用范围和系统兼容性;多种抗干扰工作模式可以实现功耗的合理优化同时也实现对更多应用和系统的兼容。随后针对抗干扰的特点,研究了芯片主要指标参数的计算方法,并且给出了具体的计算过程。在此基础上研究了级联模块指标规划、计算和分配的方法,得到的具体结果可以作为后续关键技术研究的依据。然后,本文首先研究了位于最前端的低噪声放大器的噪声特性及分析方法,并基于电容交叉耦合共栅极结构提出了性能可配置的宽带低噪声放大器。通过对尾电流的配置可以对功耗、增益、线性度和噪声性能进行折衷。后仿真结果显示,性能可配置的低噪声放大器在1.2GHz和1.5GHz两个主要频段上,针对不同的抗干扰工作模式,噪声系数(NF)为2.5~8.1dB,增益达到13~22dB,输入叁阶交调点(IIP3)为0~6dBm,电流1~7mA,后仿真结果验证了研究方法的正确性和有效性。其次,针对低中频接收机结构中的镜像抑制问题进行了研究。在正交混频器方面,研究了有源混频和电流驱动无源混频两种方式的特点和性能,融合两种结构提出了一种新型的混频器,可针对不同工作模式,利用可重构和可配置的方法对各个性能进行折衷和优化。样片测试结果显示,该混频器在1.2GHz和1.5GHz两个主要频段上,在不同工作模式下,NF为13~22.5dB,增益达到7.5~16dB,IIP3为-3.5~22dBm,电流2.4~8.4mA。在镜像抑制滤波器方面,不同的抗干扰工作模式分别采用了无源多相滤波器和有源滤波器完成对镜像信号的抑制。并且提出了一种关键性的新型低功耗带宽可配置有源多相滤波器。相比于传统的多相滤波器结构,该滤波器采用了新型、简单的电路结构达到了优良的镜像抑制效果,可工作在较高频率、且在面积和功耗方面具有优势。测试结果显示,所提出的多相滤波器在4MHz和20MHz工作带宽内分别能够达到53dB和48dB的镜像抑制效果,16MHz处增益为达到5.2dB和6.8d B,IIP3为4dBm和5d Bm,电流为1.9mA和3.1mA@1.8V。本文还提出了一种新型的性能可配置、可重构的Gm-C带通滤波器。针对系统的不同抗干扰要求,滤波器采用了多种工作模式且性能可配置。根据接收频点的不同,可以对电路结构进行重构来实现不同的带宽。20MHz带宽时,滤波器切换到一个8阶低通滤波器串联一个2阶高通滤波器的结构。4MHz带宽时,滤波器切换到一个4阶带通滤波器的结构。为了在最小功耗下达到所需的线性度性能,还构建了核心的性能可配置跨导器电路,进而可在不同工作模式下对功耗和性能进行折衷优化。测试结果显示,在不同的抗干扰工作模式下,噪声系数(NF)为2.5~8.1dB,增益达到13~22dB,4MHz带宽和20MHz带宽的IIP3-4~25dBm和-3~27dBm,相对应的功耗分别为9.6~148mW和15~168mW。然后,本文还研究了数字自动增益控制环路。并提出了一种少有的、兼具大范围和高精度的对数线性可编程增益放大器。该放大器包含一个基于电阻衰减网络的粗调放大器,和一个基于双反馈可变跨导器结构的加权二进制细调放大器,利用模拟伪指函数的方法达到了较高精度的对数线性增益控制。测试结果显示,该放大器达到了48dB的增益控制范围,0.86d B的增益控制步进和小于0.18dB的增益误差。最后,基于TSMC 180nm CMOS工艺,构建了完整的抗干扰射频芯片,对所提出的方法和电路进行了测试验证。测试结果显示芯片能够满足抗干扰卫星导航接收机的要求,同时也验证了本文的研究方法和所提出的结构、电路和算法的正确性和有效性。(本文来源于《西安电子科技大学》期刊2016-11-01）
赵建欣,邹振杰[10]（2016）在《一种自主化设计的导航射频芯片实现方法》一文中研究指出针对当前国内导航用芯片产业的现状及对自主化产品的迫切需求,提出了一种高集成度、完全自主化设计的导航射频芯片(RFIC)的实现方法,并从各内部模块的设计、仿真和实际测试数据等角度比较了该方法和传统架构的异同,结果表明该芯片可在接收机系统中完成高效的导航射频信号处理。基于该方案的产品的OIP3可高达20 d B以上,IMRR优于40 d B,整体通道噪声系数<4 d B,可满足国内导航市场的应用需求。(本文来源于《无线电通信技术》期刊2016年04期）
射频芯片论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着物联网(IoT)需求的日益增长,低功耗蓝牙(BLE)技术已成为无线设备的一种短距离通信的流行解决方案,尤其是BLE通信传输距离延伸后对自动化、工业控制、智慧家庭等应用变得更加实用,因此BLE不仅具有科学研究意义而且还具有重要的应用价值和广阔的市场前景。为了延长电池的寿命,通常BLE设备需要长期稳定的工作,低功耗设计是BLE技术最重要的要求。BLE射频芯片是BLE设备中的关键芯片,同时也是功耗占比最大的芯片,如何在满足BLE射频指标要求的同时,实现低功耗和低成本的射频芯片设计一直是科研人员关注的问题。本文围绕BLE射频芯片低功耗和小面积的关键技术展开研究,着重对BLE射频芯片的接收链路和发射链路的核心模块进行研究和设计。所设计的BLE射频芯片通过0.11μm RFCMOS工艺进行流片验证。本文主要研究工作和创新点如下:(1)提出了一种共享电感的接收前端射频方案。该方案由天线开关、匹配电路、Inductor-Less低噪声放大器(LNA)、有源混频器组成。其中Inductor-Less LNA采用电流再生技术和有源电感技术相结合的两级放大级联结构,第一级的放大利用电流再生技术在低功耗下可以获得较大的跨导,高效率利用跨导放大有用信号。第二级利用有源电感技术,通过源极跟随器中MOS管的栅极和源极形成的电容Cgs实现有源电感。混频器利用电荷注入型有源混频器技术,缓解了线性度、开关噪声和混频器增益之间的矛盾关系。仿真结果表明,在蓝牙工作频段2.402 GHz~2.483.5GHz,接收机的最大反射系数S11为-14.5 d B,发射机的最大反射系数S11为-17.5 d B,噪声系数为3.7 d B,IIP3为-15.8 d Bm,IIP2为10 d Bm,接收机射频前端功耗为1.5m W。(2)设计了一种增益可调、带宽自动校准的有源RC复数滤波器电路。增益可调范围0 d B~20 d B。通过带宽自动校准电路,降低带宽对CMOS工艺偏差的敏感度。校准范围±30%,校准精度2%。校准电路工作于芯片上电期间,校准时间小于4μs,完成校准后校准电路自动断电,有效降低了芯片功耗。(3)提出了一种降低频移键控误差(FSK error)的方案,该方案通过对两点调制锁相环中环路增益自动校准,有效降低两条环路增益对生产工艺和温度等环境因素的敏感度。通过压控振荡器(VCO)中的负反馈网络使偏置电流保持恒定,降低VCO低频相位噪声。通过VCO的可变电容减敏电路和交叉偏置可变电容电路,降低FSKerror对可变电容工艺偏差的敏感度,有效改善发射质量。仿真结果表明,压控振荡器在偏离振荡频率100 KHz、1 MHz、3 MHz的开环相位噪声分别为-95.1 d Bc/Hz、-115.4 d Bc/Hz、-124.9 d Bc/Hz,锁相环功耗为2.2 m W。(4)实现了一种加快锁相环锁定时间的粗调算法。芯片上电时通过此算法对电容阵列进行粗调,完成粗调后将电容阵列控制字与对应的BLE频点计算出来,每次切换信道自动调用。仿真结果表明,锁相环锁定时间小于30μs,加快了锁相环锁定时间,降低了锁相环锁定过程中的无用功耗。所研发的BLE射频芯片测试结果表明,在蓝牙工作频段2.402 GHz~2.483.5 GHz,发射机的最大反射系数S11为-10.6 d B,接收机的最大反射系数S11为-11.1 d B。接收机噪声系数为7 d B,IIP3为-17.1 d Bm,IIP2为9.8 d Bm。锁相环锁定时间小于32μs,VCO震荡在4.8 GHz,偏离4.8GHz 10KHz、1MHz和3MHz的相位噪声的测量值依次为-83d Bc/Hz、-108 d Bc/Hz和-114 d Bc/Hz。射频芯片接收机的灵敏度测量值为-93 d Bm,功耗9.7 m W,发射机在0 d Bm输出功率下功耗为9.4 m W,时频移键控误差(FSK error)测量值为2.97%。射频前端面积仅为0.24 mm2,整个芯片面积为3.6 mm2(包括数字调制和解调)。射频芯片性能完全满足BLE规范要求。本论文的成果不仅可以应用于BLE射频电路,还可对其它通信方式的射频电路有一定的参考。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
射频芯片论文参考文献
[1].王小宁,窦亚昆.“芯”技术带来新动力[N].日照日报.2019
[2].梁振.低功耗、小面积BLE射频芯片研究与设计[D].华南理工大学.2019
[3].俞陶然,吴佳妮.两款国产高端射频芯片在张江发布[N].解放日报.2018
[4].崔海龙,田爱国,马艳杰.射频芯片自动测试平台设计[J].数字技术与应用.2018
[5].叶鑫,戴志春,伍俊,曹马健,张勇虎.ATE系统在卫星导航射频芯片测试技术中的应用[J].数字技术与应用.2018
[6].张铁笛.终端射频芯片关键技术暨负群延时电路研究[D].电子科技大学.2017
[7].张雪刚.0.7-7GHz宽带射频芯片接收前端的研究与设计[D].东南大学.2017
[8].蔡为铖.一种集成于射频芯片的低噪声LDO设计[D].电子科技大学.2017
[9].阴玥.卫星导航接收机抗干扰射频芯片关键技术研究[D].西安电子科技大学.2016
[10].赵建欣,邹振杰.一种自主化设计的导航射频芯片实现方法[J].无线电通信技术.2016
论文知识图
