陈虎[1]2006年在《基于高性能YHFT DSP的视频处理器的设计》文中研究表明数字视频系统,例如视频会议、视频电话、标准清晰度电视(SDTV)、高清晰度电视(HDTV)等应用的出现极大地改变了人们的通信及娱乐方式。适用于不同应用环境的视频标准的统一进一步推进了数字视频技术的发展进步。数字视频技术的发展同时推进了数字信号处理技术的发展,使得数字信号处理器(DSP)在视频会议、视频电话、标清电视、高清电视等领域寻找到了更广阔的发展空间。但由于存储器带宽、DSP的处理能力和功耗等原因,基于DSP开发实时、高性能、高复杂度的数字视频系统也给DSP带来了极大的挑战。目前,专用视频处理器市场主要被国外所占领,国内在此领域尚属空白。YHFT DSP是国防科学技术大学计算机学院自主设计研制的新一代通用、高性能32位定点数字信号处理器芯片,为满足即将到来的数字视频时代国内对视/音频处理专用DSP芯片的大量需求,基于YHFT DSP开发具有自主知识产权的、专用视频处理器已经变得非常必要。本文首先介绍了常用视频编/解码国际标准,分析比较了国际主流媒体处理器的发展现状及其不同设计方案,并在此基础上分析、论证了研发具有自主产权的视频处理器的重要性和可行性。本文基于YHFT DSP设计实现了一个MPEG-2 SDTV软件视频解码器,并详细分析了解码过程中各阶段的算法对YHFT DSP的实时处理能力、存储器带宽、功耗等方面的要求,结合YHFT DSP特点分析了YHFT DSP在视频处理方面的优势与不足。基于上述分析、借鉴国际主流媒体处理器的设计方案提出了基于YHFT DSP的高性能视频处理器--“银河飞腾”视频处理器(YHFT-VDSP)。在充分论证YHFT-VDSP系统的合理性和可行性的基础上,给出了YHFT-VDSP的详细设计方案,并详细地分析了YHFT-VDSP较之YHFT DSP在视频处理能力上所获得的增益。本文接着讨论了2-D DCT/IDCT在视频编/解码中的应用,并对2-D IDCT算法进行了调整以降低2-D IDCT的硬件实现的复杂度,最后基于调整后的2-D IDCT算法完成了YHFT-VDSP的高速、并行IDCT单元的设计实现。本文基于原有YHFT DSP的EDMA系统设计实现了YHFT-VDSP的EDMA系统,并完成了EDMA与片上视频端口(Vport)的互连工作。最后根据视频应用的特殊性设计了接近实际应用环境的设计平台,完成了对EDMA系统的功能级模拟验证工作。
韩合民[2]2008年在《基于ARM平台的嵌入式流媒体播放技术的研究与应用》文中进行了进一步梳理随着嵌入式系统以及流媒体技术的快速发展,基于嵌入式系统实现可视电话、视频点播、视频会议等功能已经成为当前的热点研究领域。这样的系统通常具有小型化、低功耗、低成本、稳定可靠、便于携带等特点。本文旨在研究流媒体以及嵌入式系统的相关技术,基于ARM9处理器平台实现一种基于嵌入式系统的流媒体播放器。该播放器的硬件平台以32位高性能ARM9处理器为核心进行规划,在此基础上,采用嵌入式Linux操作系统、MPEG-4视频解码技术和流媒体网络传输技术进行设计。本文的主要贡献体现在以下六个方面:1、分析嵌入式流媒体播放器的功能需求和技术特点,对嵌入式流媒体播放器的总体实现方案进行设计。2、研究嵌入式Linux系统设计方法,基于ARM处理器平台构建嵌入式Linux操作系统。这部分的工作包括嵌入式BootLoader的移植、Linux内核的配置与编译以及根文件系统的创建。3、研究MPEG-4视频压缩标准,基于ARM-Linux系统平台移植MPEG-4视频解码器。4、研究ARM体系结构以及基于ARM平台的嵌入式软件优化方法,对所移植的MPEG-4视频解码器进行平台相关优化。5、研究视频通信中的错误隐藏技术,针对错误隐藏过程中传统边界匹配算法对边缘匹配的局限性,提出了一种改进的基于时域与空域平滑性的边界匹配算法。6、研究流媒体网络传输的相关技术协议,基于RTSP/RTP/RTCP协议实现了一个基本的MPEG-4视频流实时传输系统。
刘峰[3]2003年在《基于媒体处理器的视频解码器设计》文中认为随着社会的进步，工业的发展，人们对通信的要求越来越高，尤其近二十年以来随着IC技术和网络技术的飞速发展，人们对通信的需求逐渐转向以视音频通信为主的多媒体通信上来。在我们的生活当中已经有很多视频通信的应用，如基于PSTN的可视电话，各种无人操作场合的监控系统等。所有的这些场合都少不了一个部件，视频解码器。它与视频编码器一起组成了一个完整的图像接发送终端，共同担负着图像编码和解码的任务。视频编解码的核心是视频压缩协议。目前ITU已经有不少视频压缩的标准，如H．261，H．263，H．263+，H．263++，MPEG1，MPEG2，MPEG4，MJPEG以及基于离散小波变换(DWT)的图像压缩编码。究竟选择哪种标准取决于系统的清晰度要求以及信道的带宽。H．263协议和MPEG-2协议是两种应用最为广泛的视频编解码协议，H．263主要应用在低码率、对图像的质量要求不是特别高的场合，MPEG-2主要应用在高码率、要求高清晰度图像质量的地方。基于以上情况，我们开发了一套基于DSP实现的视频编解码器，它能按照H．263协议或MPEG-2协议进行编解码。我的具体工作是设计H．263和MPEG-2的视频解码器，因此介绍两种解码器的实现是本文的主要内容。首先，第一章概述中将简要介绍多媒体通信的背景和任务简介。第二章将扼要的介绍H．263和MPEG-2协议，包括协议制定的背景和码流结构。第叁章介绍整个解码器的硬件平台，包括芯片的选取和硬件的结构。接下去的第四、五章将介绍H．263解码器的实现过程，其中第四章是解码器的实现过程，其中包括如何实现后处理滤波和差错控制。第五章是如何进行代码优化及代码优化的结果。第六章简述H．263解码器在IP可视电话中的应用。第七、八章在对照H．263解码器的基础上介绍MPEG-2解码器的实现。其中第七章是介绍只与MPEG-2解码有关的VLD协处理器，第八章讲述运用VLD实现MPEG-2解码器的过程，其中包括运用PSOS对任务进行调度。最后在结束语中给出整个任务的总结和展望。
杨宇红[4]2006年在《数字电视信源解码SOC设计若干关键技术研究》文中进行了进一步梳理与SOC相关的研究工作正成为国际设计自动化领域的热点,它的研究成果将不仅对IC的发展起积极的推动作用,更会对整个信息产业产生深远的影响,芯片和系统的统一在未来是一个不可阻挡的大趋势。SOC技术主要包含了叁个方面的内容:首先是系统设计方法,对一个复杂的高性能的SOC架构应该在不同的架构模块之间进行较好的平衡,以便以合理的代价(面积,功耗,输入输出率)提供所需的功能;如何在硬件和软件设计中取得平衡,获得最优的设计结果也是需要认真探讨的。其次是IP核的设计和使用,IP核的生成绝非是简单的设计抽取和整理,它所涉及的设计思路、时序要求、性能要求等均需要人们重新审视己经熟知的设计方法;IP核的使用也绝不等同于集成电路设计中的单元库的使用,它所涉及的内容几乎覆盖了集成电路设计中的所有经典课题,包括测试、验证、模拟、低功耗等。第叁个内容是深亚微米集成电路设计,对于0.15um或更细线条的时候无法保证现在的设计思路和布局规划和时序驱动的方法仍然有效,深亚微米集成电路设计方法的根本性突破是SOC设计方法学中最具挑战性的。本文主要研究如何将第一和第二个方面的一些设计技术应用于数字电视信源解码系统中,对基于H.264/AVC的视频信源解码SOC的设计实现进行研究,即有效的系统级设计空间搜索以及SOC平台架构及软硬件协同设计方法和可重用的解码器IP核的开发,叙述围绕该课题的详细内容。本文首先提出了一种将敏感度分析与参数关联性相结合的SOC系统设计空间搜索方法,可对系统进行快速准确的参数设计空间的搜索,提取均衡最优解集。进而采用基于平台的虚拟原型设计方法对数字电视信源解码SOC系统架构进行了合理的开发设计,权衡来自软硬件的所有要求和条件限制,如平台架构的灵活性、存储访问带宽以及有效合理的仲裁策略等要求,采用了多级系统总线结构。在IP核的设计和集成时将功能计算模块与通信模块的设计相分离,中间用通用的封装接口衔接的方法以增强IP的重用性,多个IP从模块的通信功能可以采用共享模块由系统设计者完成。最后对整个设计进行了模块级和系统级功能和时序的仿真验证,系统级验证是在本文提出的虚拟原型机仿真环境中进行软硬件协同的仿真验证,在该环境中的仿真结果提供了更真实有效的系统功能和性能指标数据。IP核的内部性能的好坏和功耗、面积等是否优化直接影响到整个SOC的性能和实际应用,因此本文对集成于信源解码SOC平台的视频解码IP核首先进行硬件优化设计,使之作为硬件加速器,提高整个电路的解码性能指标。采用高度并行和流水(Pipeline)的结构进行快速有效的设计。对H.264/AVC视频解码的整体架构就采用了基于块、宏块和/或帧的混合流水级设计,对其中的主要模块在算法复杂度和计算特征分析的基础上进行硬件的优化设计,尽可能的减小处理时延,提高实现效率,同时兼顾了存储需求和硬件复杂度等方面。由于现在多种标准并存,新的标准和工具也不断涌现,因此有必要考虑架构的灵活性和兼容性,为此本文提出了一种扩展指令集加协处理器的视频流语法解析架构,对熵解码和算术解码这些复杂度较高模块采用硬件协处理器实现,在指令集中增加相应的特殊指令。随着多媒体标准的不断改进和日益增多,在消费产品内如何快速升级实现这些标准的兼容和互操作是产品获得成功所必需的,采用多媒体可编程架构设计的意义在于可编程处理器的灵活性,宜于实现多种标准的互操作和升级,因此现在主要的设计工作从硬件实现转移到了嵌入式软件和整体架构实现。基于对H.264/AVC视频解码器模块复杂度和计算行为的分析,将部分模块逐步抽出改由软件实现,深入研究了如何利用可编程处理器的并行处理能力和高效的多媒体处理指令来优化H.264/AVC视频解码器模块的设计,并与硬件实现的性能进行了比较,以期满足高分辨率实时解码的规范要求。而对其它的一些具有复杂和规则计算行为特征的模块,如熵解码,算术解码和去块滤波器等则采用了硬件协处理的实现方式,以达到更高效和实时处理的性能要求。对嵌入了多媒体处理器的整个系统的软硬件协同设计包括系统集成方式和软硬件的接口及其通信协议等方面进行了探索。
俞国军[5]2006年在《基于DSPs的媒体处理系统芯片设计研究》文中提出媒体处理系统芯片结构根据其实现方式的不同,可分为两种结构:专用集成电路媒体处理系统芯片和可编程媒体处理系统芯片。近年来,随着半导体技术和微处理器技术以及媒体处理算法(如音频、视频)不断地在发展,业界更倾向于采用基于DSP的媒体处理系统芯片结构,基于DSPs(集成多个DSP)的媒体处理系统芯片设计也成为了VLSI领域的研究热点。本文主要研究了基于DSPs的媒体系统芯片设计中几个关键问题:DSP结构、微结构设计,媒体系统芯片结构、任务调度策略设计。 在过去的几年,浙江大学信息与电子工程学系SOC R&D小组研发了具有自主知识产权RISC/DSP结构MD32系列处理器的第一个成员:MediaDSP3201。 事实上,DSP结构一直是在应用算法的驱动下发展的。在本文中,为进一步提高MediaDSP3201的媒体处理性能,根据媒体处理的算法特点,展开了MediaDSP3202的设计研究。MediaDSP3202继承了MediaDSP3201的RISC/DSP混合体系结构及其指令集,并扩展了支持128比特SIMD操作的EMS指令集和支持比特操作的VLD解码并行指令以及有利于提高IDCT/MC算法实现性能的部分专用SIMD指令。 在DSP微结构设计方面,本文根据MD32系列处理器的流水级特点,给出了一种分布式数据旁路机制设计策略,有效避免了处理器在执行过程中不必要的流水级停顿,并通过“数据转发链模型”实现。此策略在考虑转发效率的同时,通过电路优化避免转发电路对流水级时延的影响,以提高处理器整体性能。 通过对两种体系结构的比较,我们自主研发了基于双处理器的可编程媒体处理系统芯片的硬件结构,并完成了兼容MPEG的数字音视频解码系统芯片MediaSOC3221A的设计。 对一个基于DSPs的媒体处理系统芯片而言,除了需要DSP核的相关优化设计以外,系统结构、任务分配和调度等设计问题同样非常关键。基于DSPs的媒体系统芯片任务调度包括两类:处理器任务调度和总线任务调度,而处理器任务调度又分为全局任务调度和局部任务调度,本文对媒体系统芯片的任务调度问题展开了研究。 以MediaSOC3221A为例,通过对数据输入流模型的分析,进行了系统软硬件任务的划分,采用了一种静态的处理器全局任务调度方法:主控微处理器RISC32完成系统层解码、音频解码、系统控制等任务;媒体处理器MediaDSP3201则完成视频解码相关的任务,并对两个处理器的局部任务调度做了进一步的优化设计。考虑媒体系统芯片的周期性和非周期总线调度任务特性,本文给出了一种基于动态优先级的实时总线调度策略,所给设计方法普遍适用于多请求源总线任务调度的多媒体系统芯片设计中。
张硕[6]2017年在《基于DSP的视频处理及网络传输系统设计与实现》文中指出随着信息技术及多媒体技术的飞速发展,实时视频技术的应用愈来愈广泛,但如何对海量视频数据进行高效的压缩编码,降低传输时所需的带宽,继而解决视频实时处理以及传输时所造成的画面延迟、卡顿的问题,已成为研究视频实时处理的学者所面临的巨大挑战。为此,论文研究设计了一款基于DSP的视频处理及网络传输系统,系统在DSP(数字信号处理器)平台上实现视频的采集与压缩,并经以太网将视频数据信息发送到PC端上位机,实现视频的实时处理与传输。系统硬件以TI公司生产的高清双核数字媒体处理芯片TMS320DM6467T为核心,完成系统控制、视频实时压缩编码以及网络传输;由CCD摄像头、相应的视频解码器以及VPIF视频接口实现视频的采集;以DDR2 SDRAM和NAND FLASH芯片共同组成系统的外部存储单元,实现系统视频数据的缓存与程序的存储;以VSC8641作为PHY芯片,构成视频数据的千兆网传输模块,完成系统的网络传输。系统软件部分以Windows为核心,在CCS3.3程序设计软件中,通过CSL库函数以及I2C协议实现视频采集、网络传输等硬件模块的底层驱动程序的设计。视频压缩选择当下较为流行的H.264编码标准,编码方式选择混合编码。系统测试结果显示:在25帧/秒,1600Kbps的码率下,DSP负荷仅为38%;压缩比达到了160以上,大大减小了网络传输的压力;上位机接收端视频画面清晰,基本无失真;系统延时仅为230ms,满足视频数据实时处理的要求。
俞新东[7]2003年在《数字视频监控系统视频播放器研究与开发》文中研究指明随着科技的进步和生活水平的不断提高，视频监控系统在工业生产、安防和日常生活中得到了广泛的应用。目前视频监控已由模拟视频监控过渡到了数字视频监控系统。 数字视频监控系统是一个综合的集成系统，涉及到硬件、软件、网络等方面技术的综合应用。其中视频监控端播放软件是监控系统的重要组成部分，它汇集了现场监控主机传回的所有数据，实现了视频数据的解码、显示和处理等功能。视频播放器的解码效率和显示效果对监控系统性能有重要的影响。本文从实现监控端多路视频播放器的目的出发，对视频播放器的解码器效率、误码掩盖和视频网络传输等关键技术进行了深入研究，并实现了一个高效的多路播放器。 在第一章中，首先回顾了视频监控系统的发展历程，详细介绍了图像压缩算法和视频压缩编码标准，并进行了比较说明。在对比了国内外数字视频监控系统的研究和开发现状的基础上，给出了本文的研究背景和主要研究内容。 在第二章中，使用Intel处理器中的SIMD指令和内存优化技术对IDCT(反离散余弦变化)、运动补偿和图像重组等解码过程进行优化实现。在对IDCT优化过程中提出了一种结合VLCD(变长码解码)和IQ(反量化)解码过程的优化方法；把运动补偿和图像重组过程结合在一起，按图像编码方式和运动补偿方式进行分类组合，实现解码性能提高。 在第叁章中，为了减少数据传输过程中出现的误码对视频图像的影响，本章中对误码掩盖方法进行了研究，在分析和比较各种误码掩盖方法的基础上提出了针对MPEG-1编码特性的混合误码掩盖方法。在视频解码器中使用分块匹配误码掩盖方法实现了对1帧图像的误码掩盖处理；用时间替代法实现对P帧和B帧图像的误码掩盖处理。 在第四章中，着重阐述了网络传输介质、网络通信方式、TCP／IP协议、IP广播和多播、SOCKET网络编程等数字视频网络传输的相关技术和知识，根据视频监控系统的特点，提出了适合不同网络环境使用的基于IP组播的UDP和TCP协议，并提出了编程模型和实现方法。 在第五章中，对基于局域网的视频监控系统建立了的网络模型，并对以视频服务器作为终端数据采集设备的视频监控系统进行功能模型设计。用COM技术实现对监控系统播放器的开发。 在第六章中，对全文工作进行了概要的总结和展望，为今后的工作确定了目标。
徐红阳[8]2005年在《基于多媒体处理器的图像视频解码研究》文中指出由于可编程多媒体处理器有着强大的处理能力,它已经被广泛地应用于各种信息处理。本文研究了基于多媒体处理器的视频图像解码算法及优化。设计和研究了基于多媒体处理器MD-32的JPEG压缩图像的解码器和MPEG-1视频序列解码器,研究分析了视频最新标准H.264标准视频解码,并进行了设计研究。 基于多媒体处理器MD-32的JPEG压缩图像的解码器中的IDCT变换,应用了本文提出一种新的基于多媒体处理器MD-32的DCT/IDCT快速算法,并对Huffman解码和反量化算法进行了优化,给出了程序流程;通过MD-32仿真器对JPEG解码优化算法进行了仿真,与其他算法的比较,本文的优化算法具有处理效率高和占用处理器资源少的特点。 基于多媒体处理器MD-32的MPEG-1的数字视频图像解码器的研究设计。分析了MPEG-1视频解码器的模型和与JPEG图像解码不同的运动补偿技术,给出了MPEG-1视频解码器和各个模块的解码流程,并用MD-32处理器的汇编指令设计和优化了MPEG-1视频解码器。通过MD-32的仿真器的仿真,该解码器在MD-32上可以实时解码,具有一定的应用价值。 基于多媒体处理器的H.264Baseline解码器研究设计。分析了具有H.264视频标准特色的整数变换和高精度的运动补偿技术;研究了H.264视频解码器总体框图和图像帧内帧间宏块及图像块的解码流程;分析和研究了基于多媒体处理器的H.264视频解码器的空间和时间复杂度。用MD-32的指令实现了H.264的整数变换,仿真结果说明H.264视频解码可以在多媒体处理器上实际应用。
李东晓[9]2004年在《系统芯片中媒体增强数字信号处理器核设计研究》文中研究说明媒体系统芯片设计开发中的关键问题，就是如何最有效地利用硅片上可用的硬件资源，提供支持目标多媒体应用的单芯片高性加比解决方案。基于总线互连的由一个或多个指令集处理器核、一个或多个专用硬件IP核、一片或多片片上存储器构成的异质体系结构成为媒体系统芯片的合理选择。在国家863计划的支持下，我们开展了系统芯片中媒体增强的数字信号处理器核的设计研究，本文作为部分成果，着重探讨了处理器核指令集结构的媒体处理增强、处理器核微结构的设计和优化以及系统总线设计和媒体数据流调度的问题。 在系统芯片中媒体数字信号处理器核的设计中，在分析媒体处理应用算法特点的基础上，本文提出对MIPS-Ⅰ指令体系相兼容的基本指令集结构进行媒体增强扩展，通过支持SIMD亚字并行操作、媒体专用指令和运算结果特殊处理等增强单发射结构处理器的媒体处理性能，借鉴Intel MMX／SSE／SSE2媒体扩展指令集的思想生成初始指令功能集合，通过与常用媒体处理核心算法的互动进一步优化媒体指令集结构，创新性地对与MIPS-Ⅰ相兼容的基本指令体系实现了后向兼容媒体增强扩展，在硬件上通过构造可拆分的数据通道等实现了对媒体增强指令集的支持，以极小的硬件附加开销获得了媒体处理性能的显着提高。 在系统芯片中媒体数字信号处理器核的设计中，在具体分析CPU流水线竞争和处理器异常的基础上，本文提出并实现了一种基于有限状态机的流水线运行控制方案，并从提高钟频和降低CPI值两个方面优化处理器性能。为避免流水时钟频率受制于某些复杂运算指令较长的运算时间，又要达到单周期完成一条运算指令的吞吐量指标，本文提出对EX级进行可伸缩超流水扩展的思想，提出并实现了一种高性加比的切换控制方案。对于单发射结构的处理器，降低CPI值的根本途径在于通过各种软硬件技术减少流水线的停顿，本文构造了一个RAW相关环路模型用于分析流水线中寄存器操作数的RAW竞争现象，并提出了一种“动态”数据旁路优化策略，可以最大程度地减少复杂流水线中因数据的RAW竞争而导致的互锁停顿，理论分析和实测结果充分表明“动态”数据旁路机构可以有效地降低流水线因RAW互锁导致的平均CPI增量。 总线设计和媒体数据流的调度是实时媒体系统芯片设计中极其关键的问题，本文以VCD、HDTV解码系统芯片的设计为具体个例，探讨了MPEG-1／2视频解码软硬件实现中的数据流调度策略。在分析视频码流输入、解码处理和视频显示的时间参数后，提出以3帧组合为软件解码的调度粒度，以及基于启动期限和完成期限的两种解码调度策略，较好地均衡了处理器性能需求和数据缓存需求。提出了一种基于静态分时复用调度／动态固定优先级仲裁的混合二级总线仲裁策略，通过分割总线时间片静态调度媒体数据流DMA传输，使之与解码流程同步配合，有效地分配和使用总线带宽，降低了片上数据缓存等硬件开销。
高园园[10]2008年在《基于HiFi330的MPEG-4视频解码器实现研究》文中指出Tensilica Diamond HiFi330音频处理器内核是一款功能强大的多媒体音频开发平台,已经大量应用于个人媒体播放器芯片设计领域。在完成普通音频处理任务时HiFi330仍然富裕很多资源可以用于扩展系统功能。为了充分利用处理器资源,也考虑到个人媒体播放器在视频处理方面的需求,本论文主要研究基于HiFi330处理器的QVGA(Quarter Video Graphics Array)分辨率视频解码器的实现。MPEG-4是ISO/IEC的运动图像专家组于1999年12月通过的一个基于对象的视频编码标准。它充分利用了人眼视觉特性,抓住了图像信息传输的本质,从轮廓、纹理思路出发,支持基于视觉内容的交互功能。它的低比特率,高压缩性很好的满足了数字化多媒体信息传输的要求。论文采用的是XVID 0.9.2开发源代码,可实现MPEG-4 simple profile level 1视频解码。论文主要介绍基于HiFi330的MPEG-4视频解码器的移植和优化。为了实现实时解码的功能,本文充分利用处理器提供的资源,进行了一系列代码优化,指令优化等工作。当HiFi330处理器工作频率为175MHz时,可实时解码帧率为30帧/秒的QVGA分辨率的视频图像。
参考文献：
[1]. 基于高性能YHFT DSP的视频处理器的设计[D]. 陈虎. 国防科学技术大学. 2006
[2]. 基于ARM平台的嵌入式流媒体播放技术的研究与应用[D]. 韩合民. 西安电子科技大学. 2008
[3]. 基于媒体处理器的视频解码器设计[D]. 刘峰. 浙江大学. 2003
[4]. 数字电视信源解码SOC设计若干关键技术研究[D]. 杨宇红. 上海交通大学. 2006
[5]. 基于DSPs的媒体处理系统芯片设计研究[D]. 俞国军. 浙江大学. 2006
[6]. 基于DSP的视频处理及网络传输系统设计与实现[D]. 张硕. 中北大学. 2017
[7]. 数字视频监控系统视频播放器研究与开发[D]. 俞新东. 浙江大学. 2003
[8]. 基于多媒体处理器的图像视频解码研究[D]. 徐红阳. 浙江大学. 2005
[9]. 系统芯片中媒体增强数字信号处理器核设计研究[D]. 李东晓. 浙江大学. 2004
[10]. 基于HiFi330的MPEG-4视频解码器实现研究[D]. 高园园. 天津大学. 2008
标签：无线电电子学论文; dsp论文; 解码器论文; 实时系统论文; 指令周期论文; 网络传输论文; 功能设计论文; 处理器技术论文; 硬件解码论文; 网络标准论文; 汇编指令论文; 网络硬件论文; 功能分析论文; 计算机指令论文; 任务调度论文; soc论文; 芯片论文; dsp芯片论文; soc芯片论文; dsp技术论文;