导读:本文包含了数字频率合成技术论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:频率,数字,边带,发射机,技术,字频,信号。
数字频率合成技术论文文献综述
曹永涛[1]（2019）在《一种直接数字频率合成技术的设计实现》一文中研究指出本文从直接数字频率合成的原理讲起,介绍了一种DDS专用芯片AD9851的结构、功能、工作原理。通过芯片产生高精度时钟电路的设计实例,对使用AD9851实现可编程高精度时钟的设计方法作了详细描述。文章给出了设计实例的硬件设计电路、外围低通滤波器的设计思路,以及逻辑设计实现程序。1.前言直接数字合成(DDS)是频率合成的一种方法,它直接对参考正弦时钟进行抽样和数字化,通过数字计算技术进行频率合成。与其(本文来源于《电子世界》期刊2019年02期）
陶娟娟,龚澍[2]（2018）在《直接数字频率合成技术在信号发生器中的应用研究》一文中研究指出利用直接数字频率合成技术设计信号发生器,输出的信号频率分辨率高、相位信息连续、频率转换的时间短、可靠性高等优点。系统以单片机和DDS芯片为核心,采用高性能的单片机实现整个电路的控制。本文介绍了DDS的典型结构,根据需求选择性价比较高的DDS芯片AD9852。最后给出DDS信号源设计的结构图。本系统通过软件编程和较少的辅助电路实现信号发生器的功能。(本文来源于《科技资讯》期刊2018年31期）
齐英,蔡维[3]（2016）在《采用低端FPGA实现直接数字频率合成的优化设计技术研究》一文中研究指出直接数字频率合成是一种新型的技术,由于其具有较多的优点,被广泛应用在一些航空、计算机以及其他高技术含量的行业中。通过分析发现,现阶段由于这一技术较为高端,其他国家为了自身利益以及技术保密目的,并不会向我国进行这一方面的技术交流,这导致直接数字频率合成相关工程的完成不仅仅成本高,其技术要求也较高。这导致我国在这一方面的发展速度并不是十分的快速。因此,我们必须重视这一方面的发展。在此,根据实际情况,对采用低端FPGA实现直接数字频率合成的优化设计技术这一方面进行深入的研究。(本文来源于《科技展望》期刊2016年22期）
张凤君[4]（2016）在《基于余数系统的数字频率合成技术研究及实现》一文中研究指出直接数字频率合成器(Direct Digital Synthesizer,DDS)被广泛地应用于现代电子系统中,是电子通信系统数字化设计的关键部件。直接数字频率合成器被喻为众多电子系统的“心脏”,其重要性不言而喻。传统的数字频率合成器为了较好的输出波形性能需要较大的硬件规模,通常实现中仅取相位累加器输出的高位作为查找表的寻址信号,这导致了DDS的相位截短误差。针对此问题,本文分别研究了基于余数系统(Residue Number System,RNS)以及余数与代数整数量化(Algebraic Integer Quantization,AIQ)相结合的直接数字频率合成方法及实现结构,目的在于保证波形输出性能同时减少硬件资源,或在相同硬件资源消耗下提高输出波形的性能。本文首先利用余数系统各通道之间独立并行计算特性,将用于查找表寻址的相位信息进行余数化,使得传统DDS的查找表深度由N压缩至,大幅度减小查找表深度的同时提升系统运行速度,其代价是需要对查找表的输出进行乘加运算才能得到最终输出。为了提高乘加运算的性能,本文进一步将查找表的存储样点进行第二次余数化处理,以降低运算复杂度和提高运算精度。这种将相位或样点值进行余数化处理来压缩DDS存储空间的方法需要额外的乘加运算,但在高输出波形性能情况下具有较好的面积、时延性能。另一方面,为了进一步降低后续定点乘加运算中截位所带来的输出波形信噪比损失并提高DDS存储样点的精度,本文还进行了基于代数整数(Algebraic Integer,AI)表示的DDS设计方法研究。代数整数量化可以利用较小的整数向量来近似或完全等价地表示实数,其主要特点是在乘加运算中无精度损失。虽然代数整数的加法运算各通道是独立和并行的,但乘法运算却较复杂。为了改进代数整数量化乘法的问题,本文将代数整数和余数系统结合起来,以保持高精度运算的同时加法和乘法运算各通道间相互独立、并行。结合本文所提出的基于RNS的DDS结构,存储在查找表的样点值用代数整数表示可减少由后续乘加运算带来的额外开销。针对以上问题的研究,本文进行了基于余数系统、余数系统和代数整数相结合的直接数字频率合成器的算法和结构设计、硬件实现及性能分析。理论及仿真分析和基于ASIC的实现结果表明在一定条件下本文提出的直接数字频率合成器在保证相同输出波形性能的同时,能大幅度压缩存储空间并提升系统运行速度。例如,在归一频率分辨率为321 2、输出位宽为16bit、输出无杂散散动态范围(Spurious Free Dynamic Range,SFDR)约为108d B的条件下,本文提出的基于两通道余数系统的相位截短DDS的面积仅为相应的传统DDS的6%,时延性能也优于传统DDS。(本文来源于《电子科技大学》期刊2016-04-15）
张凯威,苗志英,施群雁,陈珊珊,汪红志[5]（2016）在《基于直接数字频率合成技术的核磁共振弛豫分析仪场频联锁电路设计》一文中研究指出为了研制一个稳定、高分辨特性的磁共振弛豫分析仪场频联锁系统,利用FPGA作为系统控制核心控制DDS电路,产生快速所需的调制射频信号。然后对锁场系统中发射单元,射频开关以及接收单元进行电路设计。最后,通过实验验证,整个锁场电路在3.268 MHz的频率下,能够激励氘核并产生磁共振信号,并且在接收单元中,能够将u W级的磁共振信号进行前置放大,使其达到330 m W,便于FPGA处理。本系统对将来研制高性能弛豫分析仪有重要的参考意义。(本文来源于《生物医学工程研究》期刊2016年01期）
孙月[6]（2015）在《基于直接数字频率合成技术的信号发生器设计》一文中研究指出信号发生器,是一种可以提供各种频率、波形和输出电平信号的设备。作为一类重要的电子仪器,它极大地提高了使用者的工作效率,也得到了众多科研工作者的重视,在通信、电子对抗、导航及仪器仪表等领域都有着广泛的需求和发展前景。第叁代频率合成技术------直接数字频率合成技术(Direct Digital Frequency Systhesis,DDS),是一种以全数字化的方式实现频率合成。在频率转换时间、频率分辨率、相位连续性、相对带宽以及集成化等诸多性能参数方面都远远超越了传统频率合成技术的水平。随着高速大规模集成电路和数字信号处理技术的发展,DDS技术优越性越来越明显,得到大规模的应用和推广。本课题研究的信号发生器是基于DDS技术实现的,主要的工作内容如下:对本设计中采用的DDS技术进行了深入的分析,分别从DDS的基本原理、基本结构、以及非理想频谱的产生因素等方面进行阐述,并在此基础上,提出了基于DDS技术的信号发生器的系统架构,并对其各个模块功能进行简要描述。在相位累加模块,累加器的速度直接决定系统的整体性能。为了提高工作效率,在相位累加功能模块,引进了“流水线”结构。针对传统“流水线”的硬件实现面积大,动态功耗大的缺点,提出了改善措施,采用“流水时序”控制的新型流水线结构,进一步降低系统的资源浪费。基于DDS技术,提出了幅移键控、频移键控、相移键控、以及码分多址扩频通信信号源的设计方案。与此同时针对通信信号源设计的过程中,出现的码间干扰现象,完成了升余弦滤波器的电路设计,在滤波器的设计中引入了树形加法器结构,该方案满足性能要求,大大提高了运算速度。对基于DDS技术的信号源电路设计,调用Modelsim完成了功能仿真。采用Xilinx公司的FPGA芯片Virtex-5系列的XC5VLX115T实现,使用ISE完成电路综合,布局布线等。经测试,电路产生信号产生能力完整,滤波器设计达到预期设计指标:中心频率为40MHz,带宽为10MHz,对带外信号的抑制比达到30dB。(本文来源于《西安电子科技大学》期刊2015-11-01）
宿明洪[7]（2015）在《浅谈电视发射机数字频率合成技术(下)》一文中研究指出(接上期本版) 2.单边带混频器 单边带混频器的作用，就是把次级锁相环路的10分频频率和主锁相环路压控振荡器VCO的频率进行混频。单边带混频器由以下几部分组成:①混频器U16和U17；②90°分配电路HY2和HY3；③(本文来源于《电子报》期刊2015-10-11）
宿明洪[8]（2015）在《浅谈电视发射机数字频率合成技术(上)》一文中研究指出VHF波段的频率合成器，主要功能就是产生本振频率LO，用来进行图像上变频和伴音中频转换。它包括:在150MHz到300MHz频率范围内，以5MHz步进频率递增，形成主锁相环路；在10MHz到15MHz频率范围内，以10kHz步进频率递增，形成次级锁相环路(本文来源于《电子报》期刊2015-10-04）
袁勋,成小园[9]（2015）在《直接数字频率合成(DDS)技术研究》一文中研究指出简要介绍了数字频率合成技术的研究现状及发展状况,阐述了直接数字频率合成技术的基本原理,DDS的基本结构,对直接数字频率合成技术进行了分析,得出了DDS的工作特点。(本文来源于《技术与市场》期刊2015年06期）
张军权[10]（2015）在《数字频率合成技术在信号源中的应用研究》一文中研究指出随着无线通信与计算技术以及信号处理与分析技术的发展，数字频率合成技术已在雷达、通信、地震勘探、智能仪器、科学实验等各个方面有了广泛的应用。针对传统数字合成系统存在的便捷性差、人机交互不友好、实时性差、智能化程度低等弱点，本文设计了以FPGA为核心的数字信号处理硬件电路，采用VHDL硬件描述语言实现FPGA内逻辑设计，在VC2010平台上用C++语言开发了上位机软件，以上叁部分的设计组成了数字频率合成的信号源系统。系统拟采用高速FPGA作为数字信号处理的核心元件，主要实现对系统的时序控制，任务调度，逻辑粘合、波形文件存储控制、读取，数据的并串转换、输出以及与上位机的通信控制。根据FPGA所需要处理的信号设计了高速DA数模转换硬件电路。应用VC2010作为软件平台设计了操控界面，其主要用于实现函数波形的计算、生成及加载。采用硬件描述语言对所需电路模块进行了嵌入式硬件设计。测试结果表明该信号源有良好的交互性，频率准确性和宽范围应用性。在FPGA模块设计中，用VHDL语言编制了相应的时序电路和缓冲FIFO，并充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO等，完成对系统输入输出时钟的控制。本设计对数字逻辑设计中的部分模块给出了相应的仿真结果和详细的说明以及时序分析。同时，根据芯片AD9736数模转换器件的时序配置要求，在Xilinx–ISEdesign12.3环境下设计了输出控制的状态机。(本文来源于《中北大学》期刊2015-05-28）
数字频率合成技术论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
利用直接数字频率合成技术设计信号发生器,输出的信号频率分辨率高、相位信息连续、频率转换的时间短、可靠性高等优点。系统以单片机和DDS芯片为核心,采用高性能的单片机实现整个电路的控制。本文介绍了DDS的典型结构,根据需求选择性价比较高的DDS芯片AD9852。最后给出DDS信号源设计的结构图。本系统通过软件编程和较少的辅助电路实现信号发生器的功能。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数字频率合成技术论文参考文献
[1].曹永涛.一种直接数字频率合成技术的设计实现[J].电子世界.2019
[2].陶娟娟,龚澍.直接数字频率合成技术在信号发生器中的应用研究[J].科技资讯.2018
[3].齐英,蔡维.采用低端FPGA实现直接数字频率合成的优化设计技术研究[J].科技展望.2016
[4].张凤君.基于余数系统的数字频率合成技术研究及实现[D].电子科技大学.2016
[5].张凯威,苗志英,施群雁,陈珊珊,汪红志.基于直接数字频率合成技术的核磁共振弛豫分析仪场频联锁电路设计[J].生物医学工程研究.2016
[6].孙月.基于直接数字频率合成技术的信号发生器设计[D].西安电子科技大学.2015
[7].宿明洪.浅谈电视发射机数字频率合成技术(下)[N].电子报.2015
[8].宿明洪.浅谈电视发射机数字频率合成技术(上)[N].电子报.2015
[9].袁勋,成小园.直接数字频率合成(DDS)技术研究[J].技术与市场.2015
[10].张军权.数字频率合成技术在信号源中的应用研究[D].中北大学.2015
论文知识图
