导读:本文包含了低压低功耗论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:低压,低功耗,调制器,振荡器,逐次,转换器,模数转换器。
低压低功耗论文文献综述
宋涛,张钊锋,梅年松[1]（2019）在《一种低压低功耗高精度Σ-Δ调制器》一文中研究指出设计了一种应用于智能传感器的3阶3位量化离散时间Σ-Δ调制器。采用低失真的CIFF前馈结构,降低了对运算放大器输出摆幅的要求。基于改进的Class AB结构的电流镜跨导运算放大器(OTA),提出了带电容增益复位的有源加法器,降低了加法器中OTA对压摆率的要求,减小了调制器的功耗。采用TSMC 0.18μm 1P4M CMOS工艺进行设计与仿真。结果表明,在1 V电源电压下,能够实现有效位数大于16位的高精度,无杂散动态范围(SFDR)达到105 dB,调制器的整体功耗为340μW。(本文来源于《微电子学》期刊2019年03期）
陈迪平,杨翠灵,董刚,秦鹏举,曾健平[2]（2019）在《一种用于无源RFID的新型低压低功耗振荡器》一文中研究指出采用中芯国际180 nm混合信号工艺,设计了一种新型低压低功耗环形振荡器.基于反馈理论,采用放大器完成从电源电压到环振工作电压的降压稳压转换,实现环振工作电压稳定性优化,同时降低其功耗;环振输出经幅度变换电路,实现高摆幅振荡信号输出;振荡器工作频率电流受控,抑制了电源噪声,降低了电源电压波动对输出频率的影响.结果表明,1 V电源电压下,输出频率2.737 MHz,功耗约0.8μW,1 MHz频点处相位噪声-108.7 dB;0.9～2.1 V电压范围内,输出频率波动小于0.23%,适于无源芯片设计.(本文来源于《湖南大学学报(自然科学版)》期刊2019年04期）
夏华松[3]（2019）在《低压低功耗2b/cycle逐次逼近型模数转换器设计》一文中研究指出随着生物医疗系统和可穿戴设备的发展,对生物电信号的获取变得非常重要。这些系统通常用电池供电,因此需要低功耗设计。模数转换器(ADC)是这些低功耗系统中能实现模数信号转换的关键接口,要求其有中高精度和低功耗的性能。在各种ADC结构中,逐次逼近型模数转换器(SAR ADC)在速度、精度和功耗之间有良好的折中,非常适合中高精度、低功耗场合的应用。本文基于0.13μm CMOS工艺,设计了一款工作在0.5V电源电压下,分辨率10位,采样速率1MS/s的低功耗SAR ADC。本文设计的SAR ADC有两个通道,信号通道(CHs)和时间通道(CHt),每个量化周期输出两比特数据(2b/cycle)。CHs用于对输入信号的采样和实现逐次逼近逻辑,CHt用于对参考电压的采样,产生每个比较周期需要的参考电压进而得到参考时间。本设计利用CHs中的比较器在比较不同大小信号时的延时差包含的1比特信息来实现电压域量化的同时得到时域量化结果,通过增加的CHt,实现2b/cycle。采用电容分裂式DAC阵列,与传统的下极板采样相比,电容数目减少一半,同时保证了DAC电容切换的单调性,减小了芯片面积和DAC动态功耗。为了提高采样的线性度,采样开关采用栅压自举结构。比较器采用前置运放加锁存器的两级结构,减小了锁存器噪声和失调电压对比较器分辨率的影响。为了降低数字电路的功耗,采取了一系列措施。采用0.5V低压电源供电;优化数字电路逻辑结构,使其电平翻转次数最少;为了减小晶体管的漏电,数字逻辑门电路采用堆栈结构。结合2b/cycle SAR ADC的DAC切换特点,优化了DAC开关切换逻辑,减小了DAC电容开关切换次数。本文设计的SAR ADC采用0.13μm CMOS工艺进行流片,芯片整体面积为1.15mm~2,核心电路面积只有0.21mm~2。基于Hspice后仿结果表明,在1MS/s的采样频率和0.5V电源电压下,SAR ADC的无杂散动态范围(SFDR)为77.88 dB,信号噪声失真比(SNDR)为60.77 dB,有效位数(ENOB)为9.80 bits,功耗为9.61μW,FoM值为10.78fJ/Conversion-step。(本文来源于《电子科技大学》期刊2019-04-01）
裴志军,王雅欣[4]（2018）在《低压低功耗动态锁存比较器技术进展》一文中研究指出随着深亚微米CMOS技术低电源电压的应用,低压低功耗动态锁存比较器技术的研究变得尤为重要。基于敏感放大器的传统动态锁存比较器可以获得较低功耗,但难于适合低电源电压应用。而双尾动态锁存比较器结构、单相时钟低失调动态锁存比较器结构以及高速动态锁存比较器结构等,通过增加少量晶体管,能够适合于低压低功耗应用,并且有效改善了传统动态锁存比较器的性能。(本文来源于《天津职业技术师范大学学报》期刊2018年03期）
吕立山,周雄,李强[5]（2018）在《低压低功耗Sigma-Delta调制器综述》一文中研究指出在低供电电压下,Sigma-Delta调制器因信号摆幅的限制很难达到较高的精度和线性度。工作在低压弱反型区的MOS管限制了电路的速度、增益和MOS开关的性能。总结了近年来低压、低功耗Sigma-Delta调制器的研究成果。在Sigma-Delta调制器的结构与电路设计方面,介绍了离散和连续时间调制器在低压下面临的问题及解决方案。(本文来源于《微电子学》期刊2018年03期）
李吉军,张瑞智,孙权,张鸿[6]（2018）在《用反相器实现积分的低压低功耗级联型ΔΣ调制器》一文中研究指出针对传统级联型ΔΣ调制器中运算放大器(OTA)增益要求过高和功耗过大的问题,提出了一种用反相器实现积分的级间反馈级联型低压低功耗调制器。该调制器采用带有级间反馈的级联型结构,从系统上消除了传统级联结构中传递函数失配的风险,大大降低了模拟积分器的设计要求,不再需要高电源电压、高增益的OTA实现积分来保证传递函数的精确性。此外,采用低增益、低功耗的C类反相器实现积分功能,节约了芯片功耗和面积,用0.5μm互补型金属氧化物半导体(CMOS)工艺设计了一个两级级联的四阶ΔΣ调制器,仿真结果表明,所设计的调制器版图核心面积仅为858μm×525μm,调制器可工作在低至1.4V的电源电压下,在信号带宽为3.9kHz、过采样率为128的情况下,信噪失真比(SNDR)最大为99.8dB,平均电流消耗仅为58.6μA。该调制器适用于低频信号的高精度处理,具有低压低功耗优势。(本文来源于《西安交通大学学报》期刊2018年08期）
丁召明[7]（2018）在《低压低功耗SAR ADC研究与设计》一文中研究指出模数转换器(Analog-to-Digital Converter,ADC)是绝大多数电子系统中必不可少的模块,而模数转换器的性能也较大程度地制约着电子系统的整体性能。在模数转换器的各种结构中,逐次逼近寄存器(Successive Approximation Register,SAR)ADC因为其系统结构简单且不需要大功耗的模块,使其在低功耗的应用方面远超其它结构。并且,随着集成电路先进工艺的发展,电源电压越来越低,MOS管的本征增益也逐渐降低,这使得传统纯模拟电路设计挑战越来越高。而SAR ADC由于其高度数字化的结构,使得它在先进工艺下性能越发出色,成为当前模数转换器领域内的研究热门。移动电子设备的能源供给普遍来自于电池与能量采集模块,设备的持续使用时间严重影响用户的使用体验,所以低压低功耗SAR ADC的研究成为了必要。SAR ADC的基本组成模块有:采样电路、电容阵列、比较器以及控制逻辑。本文逐模块地详细分析了各模块的性能对SAR ADC整体的影响,并且针对限制SAR ADC低压低功耗性能的瓶颈进行了分析和改进,并通过模型、电路仿真以及测试等手段对本文中的设计和分析进行验证。采样电路作为待测试信号进入ADC的第一个电路,采样电路的工作速度与线性度限制着整个ADC的性能上限。通过将传统时钟泵升电路改进为电平转换时钟泵升电路,并通过将两级传统时钟泵升电路与一级改进后的电平转换时钟泵升电路级联,可以在350 mV的供电电压下产生具有足够导通电压和足够陡峭下降沿的采样时钟信号,以满足8 bit、12 MS/s的采样性能。通过设计加速比较器提升比较器的比较速度的同时,保证比较器的噪声性能不变。并且通过电源、地锁存寄存器极大地将从比较器到电容阵列的传输时延降至不超过两级门延时。通过后仿真证明上述技术的应用实现了350 mV、12 MS/s、有效位数为7.82位、品质因素为2.47 fJ/conv.-step的SAR ADC。增量SAR ADC的拓扑结构通过桥接电容将主电容阵列与辅助电容阵列连接起来,通过翻转辅助电容阵列实现当前采样电压与前一次的采样电压的差值。并且,当输入信号为低变化率的信号时(如生物信号),该拓扑结构的SAR ADC能通过仅对少量低权重的电容阵列进行翻转即可实现该差值。并且自适应阈值优先的电容阵列翻转方式也在本文中提出,该电容阵列翻转方式由Least Significant Bit(LSB)-first的电容翻转策略与基于共模电压的电容阵列翻转方式改进而来。并且自适应阈值优先的电容阵列翻转方式能根据输入信号的变化率寻找到最优的阈值,以实现最少的逐次逼近次数与最低的电容阵列翻转能量。通过模型仿真证明具有自适应阈值优先的电容阵列翻转方式的增量SAR ADC能够极大程度地节省逐次逼近的周期数,且即使输入信号剧烈变化时,该10位SAR ADC的逐次逼近周期数也在10次左右。特别地,对于变化较慢的输入信号,该SAR ADC相较于最有效的LSB-first的翻转策略,能节省超过90%的电容阵列翻转能量。VCO比较器在得出比较结果的同时,VCO振荡的周期数也指示着输入信号的电压范围,这一特点均未被之前的设计者发现。通过将VCO比较器与旁路窗技术结合,将VCO比较器振荡的次数作为触发旁路窗的信号,可以在不需要额外的参考电压与电路的情况下实现更低的功耗。自适应旁路窗技术可以通过检测旁路窗是否过小,而逐渐增大旁路窗的大小。该自适应技术不需要输入特别的信号,且校正是实时的后台校正。由于VCO的不同振荡次数对应于不同的旁路窗,所以在设计中应用了多个旁路窗。并且经过分析和仿真证明,多旁路窗的技术相较于单一旁路窗技术在低功耗上更具有优势。本文还详细分析了VCO比较器的噪声、静态失调以及鉴相器死区等性能,且通过仿真与分析进行了对比验证。基于VCO比较器与旁路窗的SAR ADC经过40 nm的CMOS工艺验证,经过对tt、ff和ss叁个工艺角的芯片在0.5~1.1 V电压与0~100 ~oC的温度范围的测试,证明自适应旁路窗技术对工艺角、电压和温度均稳定。且该SAR ADC具有2.4~6.85 fJ/conv.-step的优秀品质因素。作为给ADC提供时钟信号的锁相环,其输出时钟性能也会对ADC造成影响。通过分析不稳定锁相环正弦振荡的现象,发现如果不考虑过冲问题,该条件下锁相环输出能最快速靠近目标频率。相位误差消除技术的研究可以极大程度地降价锁相环的锁定时间。在0.13um CMOS工艺下完成了快速锁定锁相环的电路图设计,经过仿真验证快速锁定锁相环相较于传统锁相环能节省至少87%的锁定时间,并且在工艺角、电压与温度的变化的情况下也能节省至少78%的锁定时间。(本文来源于《电子科技大学》期刊2018-04-11）
吕立山[8]（2018）在《低压低功耗△∑调制器的研究与设计》一文中研究指出随着物联网技术的应用和发展,集成电路系统的能效要求越来越高。模数转换器(Analog-to-Digital,ADC)是连接模拟域与数字信号域的桥梁,在现代集成电路系统中被广泛使用。为了提高ADC及其他集成电路模块的功耗表现,低供电电压技术已被广泛的采用。然而在低压下,模拟信号的摆幅不断降低,直接影响到转换器的精度。这成为低压集成电路系统性能的主要限制因素之一。△∑调制器通过过采样和噪声整形技术可以从系统结构上保证高精度的模数转换,降低对低压电路性能的要求,实现高精度的低压低功耗ADC设计。低压低功耗的△∑调制器在高效能传感器节点、低功耗片上系统、移动物联网设备、穿戴式生物信号采集系统、能量获取系统中有着广泛的应用前景,值得进行深入研究。首先本文针对△∑调制器的基础结构和诸多非理想因素的影响进行了梳理分析,特别是对低压下信号摆幅下降,低压电路模块的非线性等设计困难,进行详细分析并系统总结了前人研究工作的优缺点,为本论文中的设计提供参考。其次针对低压下连续时间△∑调制器设计中的问题,本论文提出了基于Active-RC积分器和Gm-C PI(Propotional)积分器的两种低压调制器设计方案,两调制器设计过程中的主要创新点包括:(1)在Acitve-RC积分器设计中,提出了新型基于反相器的两级前馈补偿运放。(2)提出了新型适合于低压△∑调制器的级间低信号摆幅系统结构。(3)在基于Gm-C PI积分器的调制器中,提出了低压下利用FIR反馈DAC,有效降低第一级跨导输入信号的摆幅,并解决第一级Gm-C开环PI积分器的非线性问题。(4)在Gm-C PI积分器设计中,提出了基于反馈控制的偏置电路,以实现在低压下基于Nauta-Gm的跨导具有稳定的跨导值、增益及带宽,使得调制器获得稳定的噪声整形性能。在以上设计工作基础上,通过130nm和90nm标准互补金属氧化物(Complementary Metal Oxide Semiconductor,CMOS)工艺进行流片和测试来验证版本文所提的创新思路。基于Active-RC积分器的调制器工作在0.3V的供电电压和64倍过采样率下,测试的性能达到68.7dB SNDR,82.6 dB SFDR,带宽为50kHz,功耗为26.3μW,其品质因数FoM_W(Walden Figure of Merit)为120.9fJ/step。基于Gm-C PI积分器的调制器工作在0.4V的供电电压和104倍过采样率下,测试的性能达到74.4dB SNDR,85.2 dB SFDR,带宽同样为50kHz,功耗为26.4μW,因而其品质因数FoM_W为61.5fJ/step。通过于其他低压调制器设计的综合比较,本文中两个调制器设计的性能指标均已达到国内外较高的水平,同时将连续时间△∑调制器的供电电压首次降低到0.5V以下。(本文来源于《电子科技大学》期刊2018-04-11）
王镇道,伍锡安,朱小莉[9]（2017）在《一种新型低压低功耗伪差分环形压控振荡器设计》一文中研究指出基于交叉耦合技术提出了一种新型低压低功耗伪差分环形压控振荡器(VCO).电路整体包括新型伪差分环形压控振荡器、输出整形缓冲(buffer)电路两个部分.在VCO电路中采用了尾电流源控制的反相器为基本延时单元,实现了一种新型低压低功耗伪差分环形振荡器设计,并采用线性化技术改善调节线性度.利用输出buffer对VCO输出波形进行整形,消除了这种结构下输出摆幅受到尾电流源影响而不能达到轨到轨摆幅的限制.基于0.13μm标准CMOS工艺,利用cadence spectre进行仿真验证,前仿真结果表明在电源电压为1.2V时,该VCO相位噪声为-100.58dBc/Hz@1 MHz,功耗为0.92mW,在0.45~1V的电压范围内,频率调谐范围宽达0.303~1.63GHz,具有非常好的调节线性度,在电源电压为1V时仍然能正常工作.(本文来源于《湖南大学学报(自然科学版)》期刊2017年10期）
陈峥涛,张钊锋,梅年松,林莉[10]（2017）在《基于改进开关型OTA的低压低功耗ΣΔ调制器》一文中研究指出设计了一种应用于音频的5阶离散时间单环单比特量化ΣΔ调制器.提出一种改进的开关型AB类运算跨导放大器(OTA)电路,实现了低电压下积分器的低功耗和高转换速率.OTA仅在半时钟周期工作,有效降低调制器功耗.电路采用TSMC 0.18μm 1P4M标准CMOS工艺实现,后仿真结果表明,无杂散动态范围(SFDR)和信号噪声失真比(SNDR)分别达97.6dB和87.3dB,调制器版图面积0.4mm2.在1V电源电压下,消耗电流260μA,品质因数(FoM)达到286fJ/c-step,实现了低压低功耗高精度的设计目标.(本文来源于《微电子学与计算机》期刊2017年09期）
低压低功耗论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
采用中芯国际180 nm混合信号工艺,设计了一种新型低压低功耗环形振荡器.基于反馈理论,采用放大器完成从电源电压到环振工作电压的降压稳压转换,实现环振工作电压稳定性优化,同时降低其功耗;环振输出经幅度变换电路,实现高摆幅振荡信号输出;振荡器工作频率电流受控,抑制了电源噪声,降低了电源电压波动对输出频率的影响.结果表明,1 V电源电压下,输出频率2.737 MHz,功耗约0.8μW,1 MHz频点处相位噪声-108.7 dB;0.9～2.1 V电压范围内,输出频率波动小于0.23%,适于无源芯片设计.
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
低压低功耗论文参考文献
[1].宋涛,张钊锋,梅年松.一种低压低功耗高精度Σ-Δ调制器[J].微电子学.2019
[2].陈迪平,杨翠灵,董刚,秦鹏举,曾健平.一种用于无源RFID的新型低压低功耗振荡器[J].湖南大学学报(自然科学版).2019
[3].夏华松.低压低功耗2b/cycle逐次逼近型模数转换器设计[D].电子科技大学.2019
[4].裴志军,王雅欣.低压低功耗动态锁存比较器技术进展[J].天津职业技术师范大学学报.2018
[5].吕立山,周雄,李强.低压低功耗Sigma-Delta调制器综述[J].微电子学.2018
[6].李吉军,张瑞智,孙权,张鸿.用反相器实现积分的低压低功耗级联型ΔΣ调制器[J].西安交通大学学报.2018
[7].丁召明.低压低功耗SARADC研究与设计[D].电子科技大学.2018
[8].吕立山.低压低功耗△∑调制器的研究与设计[D].电子科技大学.2018
[9].王镇道,伍锡安,朱小莉.一种新型低压低功耗伪差分环形压控振荡器设计[J].湖南大学学报(自然科学版).2017
[10].陈峥涛,张钊锋,梅年松,林莉.基于改进开关型OTA的低压低功耗ΣΔ调制器[J].微电子学与计算机.2017
论文知识图
