导读:本文包含了数控振荡器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:振荡器,数控,数字,锁相环,滤波器,混频器,可调。
数控振荡器论文文献综述
李菁,俞菲[1]（2019）在《全数字锁相环中数控振荡器增益估计算法研究》一文中研究指出本文提出了一种针对频率综合的全数字锁相环数控振荡器增益的自适应估计算法.该算法可以在短时间内精确估计和跟踪全数字锁相环中数控振荡器的增益值.仿真结果表明,该算法可显着的提高全数字锁相环的相位噪声性能.(本文来源于《赤峰学院学报(自然科学版)》期刊2019年10期）
王子轩,王鑫,蔡志匡,吉新村,罗弘毅[2]（2019）在《一种基于多级电容衰减技术的低电压数控振荡器》一文中研究指出提出了一款工作在低电压(0.5～0.7 V)下的LC数控振荡器(Digitally controlled oscillator,DCO),采用电流复用结构的MOS对管为DCO起振提供能量,降低了DCO消耗的电流。提出一种多级电容衰减技术,在不增加功耗的前提下,使电容衰减系数达到0.002,并将单位可变电容值从4 fF减小到8 aF;在2.4 GHz频率下,使频率分辨率达到8 kHz。提出的LC-DCO在130 nm CMOS工艺下进行了流片验证,测试结果表明,在0.6 V电源电压下,功耗为6.6 mW,1 MHz频偏处的相位噪声从-126.7 dBc/Hz到-125.95 dBc/Hz,实现了195 dB的FoM。(本文来源于《固体电子学研究与进展》期刊2019年05期）
史经洲[3]（2018）在《基于时间平均频率直接周期合成数控振荡器的全数字锁相环设计与实现》一文中研究指出现代电子系统设计中,数字电路系统所占比例越来越大,其中锁频环和锁相环(Phase Locked Loop)作为时钟恢复电路和时钟频率合成电路的核心部件,在电子系统中,一直扮演着十分重要的角色,它的性能好坏直接影响到电子设备(雷达、导航、通信、信息处理、电力系统自动化、云计算等领域)的性能。模拟锁相环的抗干扰和抑制噪声的能力较强,但由于其使用了复杂的积分器和电容等结构,使得模拟锁相环不易于集成,限制了其在数字集成电路系统中的应用。而全数字锁相环具有可集成、低成本、低功耗和可靠性高等特点,现已成为锁相环技术的研究热点和发展方向[1],所以对全数字锁相环的研究是很有意义和工程价值的。本文研究了基于时间平均频率直接周期合成技术(Time-Average-Frequency Direct Period Synthesis,TAF-DPS)的全数字锁相环设计与实现,TAF-DPS是一种新兴的频率合成技术。其特点是频率粒度小,频率切换速度快,这使得TAF-DPS可以当作一种非常理想的数控振荡器(Digital Controlled Oscillator,DCO)来使用。它完全由数字单元构建,本文将它作为数控振荡器的核心部件,实现了真正意义上的全数字锁相环。本文所设计的全数字锁相环是一个强大的非线性系统。TAF-DPS DCO可以直接产生离散频率,整个环路工作在离散频率上,系统能够在时间平均频率(Time-Average-Frequency,TAF)的模式下实现了频率同步和相位同步。与传统的压控振荡器相比,TAF-DPS DCO的响应速度是可以量化的,这就通过计算得到环路的延迟时间,从而在数值上确定系统的响应时间。该全数字锁相环使用Verilog实现,并烧录到FPGA开发板上进行测试验证,这是全数字锁相环在时间平均频率概念上的一个成功案例。使用Verilog实现该设计,使得大量用户可以获取和使用,给系统设计人员提供了一个结构简单且功能强大的频率和相位跟踪工具,可以被用于许多应用之中。(本文来源于《浙江大学》期刊2018-03-01）
赵信,潘天锲,王飙[4]（2018）在《一款高精度数控振荡器设计与实现》一文中研究指出数控振荡器是全数字锁相环的关键部件,为其提供高频输出时钟。数控振荡器的性能直接影响全数字锁相环的频率范围和抖动性能。提出了一种基于全数字标准单元库设计的数控振荡器,该结构采用粗调、中调和精调级联的调节机制,实现了0.5GHz~2.6GHz的高频率范围和0.8 ps的高调节精度。在先进工艺下实现了该数控振荡器设计,并基于此数控振荡器完成了全数字锁相环的系统设计,系统抖动小于2 ps,功耗10 mW。(本文来源于《计算机工程与科学》期刊2018年02期）
卢亚迪[5]（2018）在《无线通信接收机中数控振荡器（DCO）的研究与设计》一文中研究指出近年来,随着移动通信系统技术的飞速发展,相关的标准协议得到了越来越广泛的应用。为适应多协议标准的需求,频率可调芯片的研究以及设计问题受到了学术界和产业界的极大关注。与此同时,锁相环频率综合器作为常见的一种高速通信电路,也面临众多的挑战。在纳米级别的CMOS锁相环频率合成器的研究中,由于数字射频技术的日渐成熟,嵌入数模混合结构的可调频率合成器逐渐成为研究热点。这种频率混合器能够输出一定带宽和精度的频率,同时兼具了面积小、功耗低、节约成本、易于集成和方便移植等多种拥有极大的市场价值和广泛的应用前景的良好特性。本设计的选择是考虑了集成电路设计“数字化”的大背景,将传统锁相环的模拟乃至射频模块的电路更多地用数字的方法设计。数控振荡器(DCO)是整个数字锁相环(All Digital Phase Locked Loop,ADPLL)至关重要的模块之一,它在很大程度上影响着整个ADPLL的性能和表现。本文采用65nm CMOS工艺设计了一个应用于5G通信的基于分层调节机制和可调电感模块的LC-DCO,并进行了电路的前仿真、版图设计和后仿真。后仿的结果表明,在电源电压1.2 V下,该DCO的调谐范围覆盖了35~45 GHz,全频带的调谐精度小于500kHz,1MHz频偏处相位噪声低于-90dBc/Hz,核心电路面积约为306μm*139μm,满足设计要求。作为移动无线通信系统方向的一个热点,设计应用于Ka和Ku波段移动无线通信接收机中振荡器电路具有非常广阔的市场前景和重要的工程价值。(本文来源于《东南大学》期刊2018-01-01）
代睿[6]（2017）在《面向综合的数控振荡器与全数字锁相环研究与设计》一文中研究指出随着数字集成电路工艺的快速发展,在芯片上信号的电压裕度越来越小,电路设计成本限制越来越大,再加之单片集成电路上数字部分的噪声影响,传统模拟电荷泵锁相环越来越难以适应当代无线通讯系统的要求。另外,在深亚微米CMOS工艺中,数字信号边沿检测的时域分辨率比模拟信号幅度检测的电压分辨率更加优越。在此技术背景下,设计灵活的、对数字电路噪声不太敏感的全数字锁相环(All digital phase-locked loop,ADPLL)成为了一大研究热点。传统ADPLL在搭建数控振荡器(Digital Controlled Oscillator,DCO)时一般采用的是模拟设计方式单独构建,虽然环路其余模块和传输信号都是数字模式工作,但对整个ADPLL的设计周期和工艺移植都会有很多限制。对此,本文提出了一种面向可综合的新型数控振荡器,通过引入此DCO,实现了整个锁相环电路的全数字化设计。使得ADPLL可以享受数字工艺尺寸进步带来的所有优势,提高了锁相环电路的可移植性,促进了ADPLL在集成电路芯片中的应用。针对振荡器,本文提出了一种面向综合的叁级环振架构DCO,使用标准数字单元叁态反相器做数控元件,利用级联二极管负载降低调频单元导通电流差,以提高DCO频率分辨率。由于创新性的引入了此DCO结构,致使ADPLL环路数控信号出现大幅缩小,容易发生溢出效应。对此,本文设计了一种两级数字环路滤波器,把传统环路滤波器分成两级结构,使得数控信号整数部分和分数部分具有不同的滤波特性和环路带宽。如此可加快环路锁定速度,提高锁定后信号的稳定性。与此同时,本文还设计了一种环路快速锁定频率检测控制器。在数字算法层面上,实时检测ADPLL输出信号,以快速捕获环路目标频率。成功捕获后,再调整DCO调谐工作模式,同时补偿数控信号相位差,以弥补模式切换产生的误差。通过引入频率检测控制器,极大的提高了环路锁定时间,仿真显示增幅在65%以上。本文基于0.18μm CMOS工艺,设计了一种工作频率在2.4GHz,面向综合的全数字锁相环。在1.8V电源电压下仿真表明:电路的锁定时间小于1μs,ADPLL输出频率调谐范围为2.2GHz~2.7GHz,输出信号周期抖动小于10ps@2.4GHz。(本文来源于《西安电子科技大学》期刊2017-05-01）
王猛,王粤[7]（2016）在《ROM查表结构的数控振荡器设计及FPGA实现》一文中研究指出为了满足通信领域数字化技术对频率合成技术的要求,文章设计并实现了基于ROM查表结构的数控振荡器,文章首先简要介绍数控振荡器的技术发展背景及其在数字频率合成技术的应用,其次介绍数控振荡器的技术原理及采用硬件设计的实现方法,重点讨论了基于ROM查表结构实现的数控振荡器,以及该数控振荡器的FPGA设计,最后对相关理论和技术的发展进行讨论和实现.(本文来源于《枣庄学院学报》期刊2016年05期）
黄净晴,陈俊,叶海鸿[8]（2016）在《基于FPGA的数控振荡器的研究与设计》一文中研究指出数控振荡器(NCO)是一个数字信号发生器,能够产生具有较低相位噪声的正交信号,非常适合应用在数字混频器中实现信号的混频。本文分析和比较了NCO的不同设计方法,详细阐述了具有低功耗性能的基于CORDIC算法设计的NCO的优点,并通过MATLAB进行算法设计和算法仿真,然后进行FPGA实现,分析仿真结果和硬件实现结果,进一步验证了算法设计的合理性和适用性。(本文来源于《有线电视技术》期刊2016年09期）
张鹏,曹建社,魏书军,杜垚垚[9]（2016）在《加速器数字束流位置测量系统数控振荡器设计》一文中研究指出有鉴于高品质NCO是数字BPM系统重要设计内容之一,利用CORDIC完成了NCO的设计与实现,内容包括NCO参数的设计,系统框架设计、控制流程设计、结果检验和资源占用情况分析等。结果检验是在XC5VSX95T硬件平台上利用Chip Scope工具来完成的。结果表明,该方法能够有效设计出满足数字BPM系统需求的NCO,并在束流位置测量系统建设中发挥积极作用。(本文来源于《核电子学与探测技术》期刊2016年05期）
王晨[10]（2016）在《2.5Gb/s全数字时钟数据恢复电路的设计及宽范围数控振荡器的研究》一文中研究指出随着网络时代的到来,海量数据的传输、高清图像的处理、网络通信等应用对通信系统带宽的要求越来越高,高速串行通信技术越来越成为国内外研究的热点。在整个高速串行系统中,时钟数据恢复电路占据着重要的地位,也是提升系统速率的主要瓶颈。本文研究了全数字时钟数据恢复电路的设计,该时钟数据恢复电路采用0.18μm CMOS工艺设计,当输入速率为2.5Gbps的伪随机数据时,能够恢复出1.25GHz半速率时钟以及对应的两路速率为1.25Gbps的数据。电路采用半定制电路与全定制相结合的方法设计,其中鉴频器、鉴相器、数控振荡器、锁定指示电路以及分接电路单元为全定制方法实现,相位锁定及抖动压缩模块为半定制方法实现。鉴频器采用了概率增强电路提高了检测频率的正确性,数控振荡器则采用四级环形差分单元的结构,使得输出频率与数控振荡器调谐字之间的线性度更好并且采用快速锁定算法模块来加速整个系统的锁定过程。初步锁定后,为了进一步减小输出时钟的抖动,在环路中还加入了抖动压缩滤波器。该电路已完成了版图设计并流片,芯片面积为0.46×0.56mm2,其中核心面积为0.23×0.34mm2。后仿真结果显示全数字时钟数据恢复电路输出时钟的抖动小于30ps,在1.8V电源电压下,其功耗小于12mW,满足设计要求。本文还采用0.13pμm BiCMOS工艺设计了宽范围数控振荡器。首先根据宽频率范围的要求确定了数控振荡器的基于叁态门反相器多路并联结构,并根据工艺特点选择了BiCMOS的N型反相器作为延时单元;之后根据设计要求确定了粗调谐及细调谐字的位数,最后完成了版图的设计与后仿真。数控振荡器的后仿真结果显示其振荡频率范围为1.5GHz到4.5GHz,输出频率为4.5GHz时,抖动小于5ps,其起振时间小于10ns,满足设计要求。在当前各种通信系统的带宽不断增加的情况下,本文设计的全数字时钟数据恢复电路对于高速串行链路接收机的实现有重要的意义,所研究的宽范围数控振荡器对于时钟数据恢复电路以及频率综合器的全数字化有着实际的应用价值。(本文来源于《东南大学》期刊2016-03-01）
数控振荡器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
提出了一款工作在低电压(0.5～0.7 V)下的LC数控振荡器(Digitally controlled oscillator,DCO),采用电流复用结构的MOS对管为DCO起振提供能量,降低了DCO消耗的电流。提出一种多级电容衰减技术,在不增加功耗的前提下,使电容衰减系数达到0.002,并将单位可变电容值从4 fF减小到8 aF;在2.4 GHz频率下,使频率分辨率达到8 kHz。提出的LC-DCO在130 nm CMOS工艺下进行了流片验证,测试结果表明,在0.6 V电源电压下,功耗为6.6 mW,1 MHz频偏处的相位噪声从-126.7 dBc/Hz到-125.95 dBc/Hz,实现了195 dB的FoM。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数控振荡器论文参考文献
[1].李菁,俞菲.全数字锁相环中数控振荡器增益估计算法研究[J].赤峰学院学报(自然科学版).2019
[2].王子轩,王鑫,蔡志匡,吉新村,罗弘毅.一种基于多级电容衰减技术的低电压数控振荡器[J].固体电子学研究与进展.2019
[3].史经洲.基于时间平均频率直接周期合成数控振荡器的全数字锁相环设计与实现[D].浙江大学.2018
[4].赵信,潘天锲,王飙.一款高精度数控振荡器设计与实现[J].计算机工程与科学.2018
[5].卢亚迪.无线通信接收机中数控振荡器（DCO）的研究与设计[D].东南大学.2018
[6].代睿.面向综合的数控振荡器与全数字锁相环研究与设计[D].西安电子科技大学.2017
[7].王猛,王粤.ROM查表结构的数控振荡器设计及FPGA实现[J].枣庄学院学报.2016
[8].黄净晴,陈俊,叶海鸿.基于FPGA的数控振荡器的研究与设计[J].有线电视技术.2016
[9].张鹏,曹建社,魏书军,杜垚垚.加速器数字束流位置测量系统数控振荡器设计[J].核电子学与探测技术.2016
[10].王晨.2.5Gb/s全数字时钟数据恢复电路的设计及宽范围数控振荡器的研究[D].东南大学.2016
论文知识图
