导读:本文包含了静态随机存取存储器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:存储器,静态,粒子,效应,绝缘体,晶体管,韩国。
静态随机存取存储器论文文献综述
付绍凯,卢俊强,门百永,鞠晓东,陈光建[1]（2019）在《基于Nios Ⅱ的井下静态随机存取存储器管理》一文中研究指出针对测井仪器中高速数据缓存的问题,提出了一种基于Nios Ⅱ的静态随机存储器(Static Random-Access Memory,SRAM)控制器的IP核的设计方法,详细介绍了IP核的设计和实现过程并基于一定的硬件平台对SRAM控制器IP核的稳定性进行了测试;测试结果表明,所设计的SRAM控制器IP核能够在高温环境下实现对SRAM的有效管理而且通过修改配置参数就可应用在不同位宽和容量的SRAM上且运行稳定;该设计不仅实现测井仪器中高速数据缓存的管理,也提供了一套SRAM选型测试系统;另外设计介绍的可编程片上系统(System-on-a-Programmable-Chip,SOPC)开发流程对其它SOPC系统开发也具有一定的参考价值。(本文来源于《计算机测量与控制》期刊2019年10期）
高见头[2]（2015）在《静态随机存取存储器单粒子试验系统的设计与实现》一文中研究指出集成电路单粒子效应机理和加固技术的研究在国内外逐渐成为辐射加固领域的研究热点。静态随机存取存储器(Static Random Access Memory,SRAM)是航天系统核心器件之一,也是单粒子翻转效应最为敏感的电路。为对不同容量SRAM进行电路级单粒子效应机理研究和抗单粒子能力准确评价,设计并建立一套通用完整可靠的SRAM单粒子试验系统是必不可少的。该SRAM单粒子试验系统的建立,可满足64K-1M甚至更大容量的通用SRAM系列产品单粒子试验应用,用于评估在研项目中SRAM在抗单粒子效应方面的能力。针对试验目的、电路功能和试验环境等要求,设计系统方案包括下位机、电源和上位机。本系统的特点是首次结合了可编程门阵列(Field Programmable Gate Array, FPGA)和虚拟仪器的优点。FPGA可编程资源丰富,特别是丰富的数字端口资源,可在FPGA中建立片上系统(System on Chip, SOC)形成下位机。下位机程序开发便捷灵活,体积小重量轻,便于携带,成本相对较低,可以大幅缩短测试系统与被试电路之间连线的距离,提高了可靠性；利用虚拟仪器软件LabVIEW控制Keithley 2400源表和下位机,系统电源电压控制精度高,电流采集精度高,形成上位机控制界面友好,方便后期软件开发。该SRAM单粒子试验系统综合了多方面的优势,FPGA在体积、可靠性方面的优势；源表在电源驱动能力和检测精度方面的优势；还有LabVIEW软件强大的设备控制能力与后期开发简单的优势。最终完成了本系统的设计,经过多次在HI-13串列加速器上的实际试验验证,证明该系统稳定可靠,为科研项目顺利实施提供了可靠的试验依据。该系统可以推广应用在国内所有加速器试验环境。(本文来源于《中国科学院大学(工程管理与信息技术学院)》期刊2015-09-01）
邢白灵,陈敏,于小利[3]（2015）在《非易失性静态随机存取存储器国外专利研究进展》一文中研究指出非易失性静态随机存取存储器既具有静态随机存取存储器的快速读取和写入特性,也具有非易失性存储器在断电时仍然保持数据的非易失性,在计算机系统和智能仪器中起着重要的作用。本文对检索得到的172篇国外关于非易失静态随机存取存储器的专利申请进行梳理,分析主要申请人的相关专利技术,为我国非易失静态随机存取存储器的研究发展提供参考。(本文来源于《科技与企业》期刊2015年13期）
汪坤[4]（2015）在《静态随机存取存储器内建自测试电路的研究与设计》一文中研究指出集成电路设计进入超深亚微米阶段,工程师们大多采用片上系统(System on Chip, SoC)技术和知识产权(Intellectual Property, IP)核复用技术来设计集成电路。存储器是SoC系统的重要组成部分,占据着相当大的面积。其中静态随机存取存储器(Static Random Access Memory, SRAM)由于其读写速度快、静态功耗低的特点被广泛应用于SoC系统中。存储器不同于一般的数字电路,它是由高密度的存储阵列构成,因此它的故障发生率更高,故障类型更复杂。存储器内建自测试(Memory Build In Self Test, MBIST)技术由于其方便、高效、高覆盖率的特点,已成为存储器测试的主要方法。文章首先介绍了可测试性设计和存储器的测试方法,并详细阐述了MBIST的系统结构和测试方案。接着分析了65nm工艺SRAM的常见故障和故障模型并介绍了常见的算法。然后文章重点对March算法进行研究,分析了65nm工艺的SRAM的常见故障和经典算法无法覆盖的耦合故障,针对这些故障类型对应的March测试序列并提出一种新的March算法。新的March算法在可接受的算法复杂度下对65nm工艺的SRAM的常见故障和经典算法无法覆盖的耦合故障具有较高的覆盖率。然后,文章根据新的March算法生成对应的MBIST电路,并将该MBIST电路应用于65nm工艺的SRAM进行仿真,验证了算法的正确性。然后,文章针对传统MBIST电路测试的局限性和电路面积不断增加的弊端,提出了一种新的MBIST电路结构。该MBIST电路结构能够根基算法义件支持多种March算法,减小了MBIST电路的硬件消耗。最后使用该MBIST电路生成March C-算法的测试激励来对SRAM进行测试,验证该MBIST电路的功能。(本文来源于《安徽大学》期刊2015-04-01）
张巍[5]（2012）在《静态随机存取存储器IP核全定制设计与实现》一文中研究指出伴随着SOC设计方法发展,人们越来越重视基于IP核复用的设计,同时业界对于可复用的IP核的需求越来越强烈。微处理器和众多电子产品中使用最多的存储器部件就是有低功耗特点的静态随机存取存储器SRAM。就目前的需求,采用硬件描述语言实现的静态随机存取存储器SRAM已经无法满足当前的设计要求,目前设计高速低功耗的SRAM存储器多采用全定制设计的方法。全定制设计的模块具有一定的可配置性和可重用性,这就可以抵消全定制设计开销大的缺点,减小设计代价。因此,研究设计可配置结构的SRAM IP核具有重要的使用价值和实践意义。本文采用全定制设计方法实现了一款16Kb的SRAM IP核。使用在0.5μmCMOS工艺下,完成了从电路设计、存储器版图设计、到投片验证以及最终IP化的完整设计流程。本文所提出的一种可配置译码结构在不改变电路设计的基础上实现64位和128位两种位宽的数据读写。此外,基于H树的编译器容量扩展方法,是本文研究的一种具有低功耗特点的结构,优化设计了针对本文需要的一种电流模式的敏感放大器,它的功耗仅为普通锁存器结构功耗的60%。得出数据写入延迟为1.85ns,数据的读出数据延时为1.98ns, SRAM工作的平均功耗为39.55mW。访问时间减小了12%,平均功耗减小了19%。(本文来源于《湖南大学》期刊2012-07-16）
吴晨,张立军,马亚奇,郑坚斌[6]（2010）在《静态随机存取存储器漏电流功耗降低技术》一文中研究指出分析了静态随机存取存储器(SRAM)的漏电流,总结了目前业界所用的各种降低漏电流的技术,包括衬底偏压、源极偏压、双电源电压、字线电压反偏和位线电压浮动结构。它们都是通过改变SRAM各个端点的电压来实现的,在降低漏电流的同时,对SRAM器件性能也有一定的影响。基于UMC 55 nm CMOS工艺,对几种方案进行了仿真,并在理论分析的基础上,指出未来发展的趋势。(本文来源于《微电子学》期刊2010年04期）
江兴[7]（2009）在《最小静态随机存取存储器元件研制成功》一文中研究指出日本东芝公司、美国IBM和AMD公司近日联合发表新闻公报,这3家公司共同利用鳍式场效晶体管,开发出面积仅0.128平方微米的静态随机存取存储器(SRAM)元件,并确认这种世界上最小的SRAM元件能够正常工作。公报称,以往使用平面晶体管制造SRAM元件时,(本文来源于《半导体信息》期刊2009年03期）
陈瑞,杨忱[8]（2008）在《静态随机存取存储器辐射效应测试系统的研制》一文中研究指出由于空间辐射效应会导致SRAM器件单粒子翻转、单粒子锁定等现象的产生。文中介绍了SRAM辐射效应测试装置的硬件、软件构成及有关测试技术。通过对SRAM芯片电流的检测、断电保护,解决了在SRAM实验过程中SRAM芯片的损坏问题,利用该装置在不同的辐射实验源上对SRAM进行辐射效应实验研究,获得了预期的实验数据。为星载计算机系统存储器的运行寿命评估及加固设计提供重要参考依据。(本文来源于《核电子学与探测技术》期刊2008年06期）
郭长佑[9]（2007）在《PSRAM伪静态随机存取存储器》一文中研究指出所谓的PSRAM（Pseudo SRAM；PSRAM），在技术本质上即是用DRAM来乔装SRAM，所以才叫Pseudo（伪），那为何要用乔装呢？这其实与近年来手持式应用设计的兴起息息相关。 过去在一般性的(本文来源于《电子资讯时报》期刊2007-08-20）
潘培勇[10]（2007）在《抗辐照高性能静态随机存取存储器技术研究》一文中研究指出SOI电路与传统的体硅电路比较起来,具有高速、低压、低功耗、抗辐照、耐高温等优点,特别在抗辐照加固电路中SOI的全介质隔离技术具有天然优势。随着移动通信、手提电脑等便携式电子产品的发展,集成电路在功耗和体积方面的要求越来越高,SOI将成为实现低压、低功耗的主流技术。在半导体产业的大家族中,静态随机存取存储器(SRAM)由于其广泛的应用而倍受重视,由于其自身的低功耗和高速度的优势而成为半导体存储器中不可或缺的一类重要产品。由于SOI技术本身具有良好的抗辐照性能和较小的寄生电容,在静态随机存取存储器(SRAM)中得到广泛应用,采用SOI CMOS工艺比采用传统体硅CMOS工艺做成的SRAM在周期时间和总体性能分别提高了20%和30%左右[1]。本文共分为五章。第一章绪论简单叙述了本文课题的来源,简单介绍了SOI技术及SRAM的基本概念。第二章介绍了SOI MOS器件特性,包括SOI器件的背栅效应、短沟道效应、Kink效应、寄生双极晶体管效应、自加热效应及抗辐射特性。第叁章介绍了SOI主要材料制备方法及耗尽型SOI MOSFET器件浮体效应的抑制方法。第四章介绍了CMOS/SOI SRAM电路和版图设计,对SOI SRAM各单元电路进行了研究、设计,重点对地址变化探测器电路(ATD)进行了详细的分析、研究;设计了一款基于SOI CMOS工艺的2K位(256×8)的异步静态随机存取存储器。第五章对论文进行总结。(本文来源于《江南大学》期刊2007-06-01）
静态随机存取存储器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
集成电路单粒子效应机理和加固技术的研究在国内外逐渐成为辐射加固领域的研究热点。静态随机存取存储器(Static Random Access Memory,SRAM)是航天系统核心器件之一,也是单粒子翻转效应最为敏感的电路。为对不同容量SRAM进行电路级单粒子效应机理研究和抗单粒子能力准确评价,设计并建立一套通用完整可靠的SRAM单粒子试验系统是必不可少的。该SRAM单粒子试验系统的建立,可满足64K-1M甚至更大容量的通用SRAM系列产品单粒子试验应用,用于评估在研项目中SRAM在抗单粒子效应方面的能力。针对试验目的、电路功能和试验环境等要求,设计系统方案包括下位机、电源和上位机。本系统的特点是首次结合了可编程门阵列(Field Programmable Gate Array, FPGA)和虚拟仪器的优点。FPGA可编程资源丰富,特别是丰富的数字端口资源,可在FPGA中建立片上系统(System on Chip, SOC)形成下位机。下位机程序开发便捷灵活,体积小重量轻,便于携带,成本相对较低,可以大幅缩短测试系统与被试电路之间连线的距离,提高了可靠性；利用虚拟仪器软件LabVIEW控制Keithley 2400源表和下位机,系统电源电压控制精度高,电流采集精度高,形成上位机控制界面友好,方便后期软件开发。该SRAM单粒子试验系统综合了多方面的优势,FPGA在体积、可靠性方面的优势；源表在电源驱动能力和检测精度方面的优势；还有LabVIEW软件强大的设备控制能力与后期开发简单的优势。最终完成了本系统的设计,经过多次在HI-13串列加速器上的实际试验验证,证明该系统稳定可靠,为科研项目顺利实施提供了可靠的试验依据。该系统可以推广应用在国内所有加速器试验环境。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
静态随机存取存储器论文参考文献
[1].付绍凯,卢俊强,门百永,鞠晓东,陈光建.基于NiosⅡ的井下静态随机存取存储器管理[J].计算机测量与控制.2019
[2].高见头.静态随机存取存储器单粒子试验系统的设计与实现[D].中国科学院大学(工程管理与信息技术学院).2015
[3].邢白灵,陈敏,于小利.非易失性静态随机存取存储器国外专利研究进展[J].科技与企业.2015
[4].汪坤.静态随机存取存储器内建自测试电路的研究与设计[D].安徽大学.2015
[5].张巍.静态随机存取存储器IP核全定制设计与实现[D].湖南大学.2012
[6].吴晨,张立军,马亚奇,郑坚斌.静态随机存取存储器漏电流功耗降低技术[J].微电子学.2010
[7].江兴.最小静态随机存取存储器元件研制成功[J].半导体信息.2009
[8].陈瑞,杨忱.静态随机存取存储器辐射效应测试系统的研制[J].核电子学与探测技术.2008
[9].郭长佑.PSRAM伪静态随机存取存储器[N].电子资讯时报.2007
[10].潘培勇.抗辐照高性能静态随机存取存储器技术研究[D].江南大学.2007
论文知识图
