袁丽霞[1]2004年在《DVD内容加扰系统的VLSI设计》文中研究说明内容加扰系统(Content Scrambling System )是一种防止直接从DVD盘片上复制文件的数据加密和认证方案。为了顺利播放DVD盘片,主机解码器必须拿到用于解密的光盘密钥和标题密钥。在密钥从DVD驱动器传送到主机的过程中,密钥有可能被盗取或非法复制,为了保证数据传输通道的安全性,CSS建立了一道认证机制,通过总线密钥对光盘密钥和标题密钥进行加扰。本文提出了一种用于DVD-ROM伺服控制芯片的CSS体系的VLSI设计与实现,它主要完成认证过程、光盘密钥和标题密钥的加扰和传输。该系统完全符合CPTWG(版权保护技术工作团体)所研发的CSS规范。文中基于对CSS的原理和算法分析,给出其系统架构,并详细阐述了各主要子模块的设计。然后用Verilog HDL语言实现系统,最后给出了一些关键仿真结果和FPGA验证结果。主要工作和创新点如下:对CSS规范的熟读与体系结构分析;定义本课题体系结构的功能与规范;各个功能单元的设计、验证和实现;系统级功能验证与实现结果分析;尤其在对CSS认证运算子单元设计过程中,基于模块复用的设计思想,实现了较为规整的电路结构,节省了芯片面积,同时降低了设计的复杂度。文中所提出的CSS的VLSI结构在Xilinx公司的Virtex xcv150型号FPGA上进行功能验证,满足预期的性能要求。
袁丽霞, 夏军, 邹雪城[2]2004年在《基于DVD-ROM应用的内容加扰系统(CSS)的VLSI设计》文中研究说明本文介绍了一种基于DVD-ROM应用的内容干扰系统(CSS)的设计和实现。该系统可有效防止对DVD盘片的非法拷贝。文中通过对其工作原理和实际应用的分析,给出其最终实现方案,并用VerilogHDL完整整个系统的设计。功能仿真和FPGA验证表明,设计成功。
王复春[3]2008年在《基于DVD-Download标准的按需制造系统视频合并问题研究》文中认为DVD Download标准是DVD论坛在2007年2月28日第37届指导委员会上通过的12项决议之一,全称为“DVD Download Disc for CSS Managed Recording 1.0”。伴随着DVD Download标准的提出,DVD制造业的结构与销售模式将会产生一定的变化。消费者可以从网络上下载符合Download标准的电影节目并用专用的刻录设备刻录到DVD Download的光盘上,也可以向DVD制造商订购产品。基于DVD Download标准,DVD按需制造(MOD)的概念和模式被提出。消费者通过MOD系统可以购买想要的影片。制造商通过消费者的需要进行生产,这会节省生产的成本,降低不必要的损失。本文将首先介绍基于CSS加密系统保护的DVD Download标准,然后结合中国的实际情况,介绍设计的一种适合于中国国内情况的MOD系统。文章将会介绍该系统的整体结构,以及各个部分主要的功能及系统的运作模式。对于MOD系统来说,需要对DVD文件系统进行处理,其中最重要的一个功能是要实现DVD的自动合并功能。本文将重点介绍对DVD视频的文件系统的研究,并在此基础上介绍所做的DVD合并实验,分析了合并前后DVD信息(IFO)文件内部数据的变化规律。在此之后,文章介绍了编写的合并程序的整体结构,并介绍了程序中各个重要的部分,各个重要的子函数的结构,以及程序中的难点问题。从合并实验的结果来看,合并程序大大降低了数据的差异,并通过影片的样本分析,证明了合并程序的实际效果。文章在最后指出了下一步研究的方向,并指出该课题的研究对开发国内光盘的文件系统的意义。
张玉龙[4]2010年在《DVB-S2解调器关键算法及VLSI实现研究》文中研究说明近些年来,数字调制解调技术及数字纠错编解码及VLSI设计技术逐渐趋于成熟,这使数字视频广播技术得到了长足的进步。欧洲电信标准委员会自上世纪90年代,相继推出了一系列数字视频广播标准以实现对全球广播网的全面覆盖,如DVB-C(有线)、DVB-T(陆地)、DVB-H(手持)、DVB-S(卫星)等,而数字技术的发展已推动以上标准演化成为相应的第二代标准。DVB-S2作为第二代卫星数字视频广播标准,具有更高的灵活性、更强的纠错性能、更大的传输容量,针对此标准的接收机实现研究成为近几年的热点之一。DVB-S2系统应用范围广泛,包括广播服务、交互应用、卫星新闻采集及其它专业应用等,系统参数配置也非常灵活。目前已有的面市方案主要是在原有DVB-S接收机基础上,加入对8PSK调制模式的支持,且未兼容较低码率和无导频的配置。另外,随着人们对广播服务要求的提高,专业应用层次的质量级别要求愈发明显,对高阶调制模式的支持将成为解调器的流行趋势。对低码率的兼容意味着接收机能工作在更恶劣的信道条件下,高阶调制模式则意味着实现复杂度的提高,同时设计时需兼容灵活的导频配置,所以必须仔细研究和优化解调算法与实现以提高接收性能和适应性。本文的主要工作包括,(1)广泛深入调研目前各国主要的卫星传输标准并概述其优缺点比较,介绍DVB-S2系统的帧结构、信道编码及调制系统,结合实际应用给出性能指标,指出潜在的难点,分析标准的应用前景和实现意义。(2)系统分析DVB-S2的信道特征并对其建模,调研现有解调器整体架构,结合对信道非理想因素的分析,指明系统设计要重点解决的问题和入手点。(3)以所建信道模型为前提,建立系统发射-信道-解调模型,对解调器关键模块的各种算法和方案进行仿真和理论分析,结合系统帧结构及数据符号特征等分析提出优化的关键模块算法及VLSI方案,并给出与传统方案的比较,应用该方案可在系统要求的极低信噪比和大载波频偏存在的情况下正确完成解调。算法设计时即考虑到降低VLSI实现的复杂度和电路运算所产生的功耗,而在电路设计时进一步优化VLSI结构,降低电路面积和功耗。(4)研究已有帧同步算法的原理,分析其难以工作在系统要求的信噪比条件下的原因,结合DVB-S2帧头符号特点及导频符号的深入分析和利用,提出一种新的鲁棒性更强的基于导频符号相关辅助和双峰值检测的帧同步算法。实验结果表明,该方案能工作在比系统要求的更低信噪比条件下,对频偏和相偏不敏感,同时兼容有导频模式和无导频模式,能正确鉴别四种调制模式。(5)研究已有载波细频偏和载波相偏恢复算法原理,结合对VLSI实现复杂度的考虑以及对星座点符号特征的分析,提出采用非面向判决的载波同步方案,并与已有的面向判决方案做仿真结果比较和分析。结果表明新方案在保证较为接近的载波同步性能的同时,有效降低了电路复杂度。(6)对已有数字自动增益控制模块的原理进行分析,分析其对DVB-S2无导频模式难以兼容及收敛速度较慢的原因,提出新的具有更强收敛特性的代价函数,得到一种新的数字自动增益控制方案并与传统方案做了比较和分析。结果表明该方案不仅收敛速度更快,而且可同时兼容有导频和无导频模式,同时具有相对较低的实现复杂度,能为后续均衡及解映射提供更为准确的幅度参照。(7)针对低阶调制模式工作在较低信噪比条件下的特点,为降低误码率和主要由从高频头至调谐器线缆引入的回波干扰,采用面向判决的符号LMS算法对接收符号进行均衡,而在高阶调制模式16APSK、32APSK时应用CMA盲均衡算法,在引入较低复杂度代价的情况下,该融合均衡方案能支持较低的信噪比,有效减少符号间干扰导致的解调性能损失。(8)结合关键模块的算法和VLSI结构,给出本文DVB-S2解调系统的整体架构和验证方案。使用VerilogHDL完成解调系统的硬件设计,采用Altera公司的StratixⅡEP2S180F器件系列进行了FPGA平台的搭建,并进行了较为全面的系统性能仿真验证和FPGA平台各项指标的测试,结果表明该解调系统能正确完成DVB-S2广播信号的解调功能。
朱政[5]2010年在《信源解码系统设计与多视点视频编码方法研究》文中提出近二十年来,数字化的浪潮席卷全球,数字多媒体技术的发展和应用极大地影响和改变着当今世界。在其中,数字电视的迅速推广和普及尤为引人注目。在其取代模拟电视的转型过程中,一个成熟而庞大的产业链正逐步形成,有着巨大的市场空间。与此同时,新型的叁维立体视频也已初展魅力,引起了人们的关注和热忱。本文一方面立足于数字电视产业化实践,对信源解码系统中的关键部分包括传输流解复用和视频解码系统进行了研究与设计；另一方面面向未来叁维和可交互视频应用,对多视点视频编码预测结构的性能建模与优化提出了一系列创新算法。本文主要工作和研究成果如下：1.提出高性能的双路传输流解复用设计方案和结构。采用面向对象的通道配置方法,以及分拍分时和分段分时机制,支持双路传输流和多路音视频同时解析,最大限度地复用了系统资源。2.提出一种多标准视频解码体系结构。支持的标准包括MPEG-2,MPEG-4, H.264/AVC,AVS以及RealVideo 8/9/10。权衡实时性与灵活性,进行了清晰的软硬件划分和流水线设计。针对视频解码系统中处理速度的瓶颈,对其关键模块包括AVS算术熵解码器和多标准运动补偿子系统进行了优化设计,提出了高速的实现结构。3.以有向树分析为工具,对分层B预测结构的建模分析与性能优化提出了一种全新的视角和方案。并提出一种基于参考间隔的线性模型,用于B图和分层B结构的压缩性能量化评估。该模型复杂度低,在具体应用中可进一步省略参数,具有简单实用的价值。将压缩性能评估模型应用于有向树,提出使用动态规划来构造最优树的方法。最优树可调节压缩性能与随机访问性能的平衡。通过最优压缩树构造的分层B结构配置简单,且与现有结构相比,在各个图像组长度下具有更好压缩性能。4.提出一种多视点视频视点间预测结构的最优化配置方法。首先,将预测结构的配置问题转换为最优编码顺序的安排。而后在模型中引入模拟退火算法实施快速搜索。实验表明模拟退火算法在本问题中能够迅速收敛至全局最优。该方法能够充分发掘视点间相关性,与多视点视频编码参考结构相比,可获得0.1-0.8dB的增益,且适用于任意相机阵列。
陈虎[6]2006年在《基于高性能YHFT DSP的视频处理器的设计》文中研究说明数字视频系统,例如视频会议、视频电话、标准清晰度电视(SDTV)、高清晰度电视(HDTV)等应用的出现极大地改变了人们的通信及娱乐方式。适用于不同应用环境的视频标准的统一进一步推进了数字视频技术的发展进步。数字视频技术的发展同时推进了数字信号处理技术的发展,使得数字信号处理器(DSP)在视频会议、视频电话、标清电视、高清电视等领域寻找到了更广阔的发展空间。但由于存储器带宽、DSP的处理能力和功耗等原因,基于DSP开发实时、高性能、高复杂度的数字视频系统也给DSP带来了极大的挑战。目前,专用视频处理器市场主要被国外所占领,国内在此领域尚属空白。YHFT DSP是国防科学技术大学计算机学院自主设计研制的新一代通用、高性能32位定点数字信号处理器芯片,为满足即将到来的数字视频时代国内对视/音频处理专用DSP芯片的大量需求,基于YHFT DSP开发具有自主知识产权的、专用视频处理器已经变得非常必要。本文首先介绍了常用视频编/解码国际标准,分析比较了国际主流媒体处理器的发展现状及其不同设计方案,并在此基础上分析、论证了研发具有自主产权的视频处理器的重要性和可行性。本文基于YHFT DSP设计实现了一个MPEG-2 SDTV软件视频解码器,并详细分析了解码过程中各阶段的算法对YHFT DSP的实时处理能力、存储器带宽、功耗等方面的要求,结合YHFT DSP特点分析了YHFT DSP在视频处理方面的优势与不足。基于上述分析、借鉴国际主流媒体处理器的设计方案提出了基于YHFT DSP的高性能视频处理器--“银河飞腾”视频处理器(YHFT-VDSP)。在充分论证YHFT-VDSP系统的合理性和可行性的基础上,给出了YHFT-VDSP的详细设计方案,并详细地分析了YHFT-VDSP较之YHFT DSP在视频处理能力上所获得的增益。本文接着讨论了2-D DCT/IDCT在视频编/解码中的应用,并对2-D IDCT算法进行了调整以降低2-D IDCT的硬件实现的复杂度,最后基于调整后的2-D IDCT算法完成了YHFT-VDSP的高速、并行IDCT单元的设计实现。本文基于原有YHFT DSP的EDMA系统设计实现了YHFT-VDSP的EDMA系统,并完成了EDMA与片上视频端口(Vport)的互连工作。最后根据视频应用的特殊性设计了接近实际应用环境的设计平台,完成了对EDMA系统的功能级模拟验证工作。
马士超[7]2006年在《实时数字安全处理器研究与设计》文中提出数据安全涉及存储安全、网络安全与视频/图像安全叁大领域。在每个安全领域都存在若干种协议,例如针对网络安全的IPSec协议,针对JPEG2000图像的JPSEC等等;而协议是以底层的算法为支撑的,例如无论IPSec还是JPSEC都利用加密算法,认证算法或者密码学中的其它算法来实现相关内容的安全性。由此可知,密码学中的算法是安全协议的基石,而安全协议又是相关安全领域的基础。 安全算法建立在计算复杂度与单项处理函数理论基础之上,如果不能有效实现则很可能成为系统的瓶颈。因此采用硬件加速的方式是非常有必要的。 实时的安全芯片的设计将面临许多需要同时满足的相互冲突的设计挑战与约束,例如: - 安全性,一种针对数字安全协议的处理器实现需要达到系统所要求的安全性; - 实时性,安全性的实现不能降低系统的性能; - 实现系统需满足环境施加的物理约束(尺寸,重量与功耗)。 总之,在进行安全芯片的设计时,我们不仅要考虑使用的协议满足安全性,更要考虑这些算法的运算量和实现复杂度。 在目前的IC工艺与条件下,使用FPGA等VLSI硬件实现安全协议,是最有可能满足系统安全性,实时性的方案。因此,论文研究工作的动机和目标是:针对存储安全、网络安全与视频/图像安全设计优化协议;其次是提出合理的SOC结构,最大可能降低所设计系统的资源使用量,从而最终实现性能均衡优化的安全芯片。 通过论文的工作,我们取得了一些相当有意义的结果,主要包括: 1、提出了可以实现存储安全的一个整体方案; 2、设计了一种称为直通转发的安全存储结构,理论分析和实际测试表明该结构可以在不降低系统性能的前提下,达到存储系统的安全性要求; 3、提出了一种称为Flow-Through的网络安全实现结构,理论分析和实际测试表明该结构相对于目前已有的安全实现结构在性能上有很大的提升。 4、提出了一种用于JPEG2000的选择性加密算法,可以在只对压缩码流的15%进行加密的情况下达到JPEG2000码流的安全性; 5、设计和实现了数字电影中JPEG2000数据码流数字版权保护的FPGA原型平台; 6、提出了一种基于IPSec进行JPSEC设计与实现的方案,并依据此方案提出了JPSEC的几项提议。 论文中这些结果的取得,首先对数字安全领域的相关协议制定,体系结构设计与相应的实现有很大的促进作用;另外,论文使用的应用、协议、算法与体系结构结合优化设计的专用信号处理器设计思想能给其它高性能专用处理器设计以参考和借鉴。
李珂[8]2007年在《数字电视信道编码系统的研究与设计》文中研究说明近年来数字电视相关设备的设计开发成为热门,其中具有自主知识产权的IP核开发更是重中之重。在整个数字电视系统中,如何设计出高效的信道编码器对于提高系统的整体性能和抗干扰能力有着重要作用。本文基于欧洲DVB标准提出信道编码方案,在实现功能的基础上提高编码器的效率,并完成FPGA设计。本文首先研究了DVB和DMB-TH标准,接着提出了对应的信道编码系统模块方案,并详细阐述了DMB-TH标准中LDPC编码器的设计。其二,RS(Reed-Solomon)码是一类重要的线性分组码,具有很强的纠正突发错误和随机错误的能力,被广泛应用于各种差错控制领域特别是通信系统中,DVB标准的信道编码外码采用缩短的RS(204,188)编码。本文对RS编码中用到的相关数学知识如伽罗华域的概念、算术运算等进行分析,为编码器的设计打下基础。其叁,设计RS编码器时,对乘法运算电路进行两级优化,并运用对称系数的生成多项式,大大减少了硬件资源的消耗。开发工具使用Quartus II,用Verilog语言编写代码,在Altera公司的APEX20KE FPGA上进行设计验证。通过建立测试平台模拟MPEG-2输入码流,与用C语言编写的模型进行输出结果的对比,证明了编码器功能的正确性。其四,进行FPGA设计时,在资源利用、I/O时序、最高时钟频率方面进行优化,编译结果证明了该系统是一个非常高效的RS编码器,频率可达到157.43MHz。其五,设计了码流处理、能量扩散、FIFO和卷积交织等模块,编写了Verilog代码,编译后得到FPGA硬件资源消耗和芯片时钟频率。通过功能的验证和与优化前的系统进行对比,本设计的功能和性能均达到了要求。本系统符合DVB标准,并实现了FPGA硬件资源的充分利用,达到了较高时钟频率,是一个高效可靠的信道编码系统。
佚名[9]2005年在《信息理论与电子设备》文中指出SACD是CD的一场逻辑上的革命,给声频产业带来了美好的发展前景。详细介绍了SACD的物理格式以及SACD所采用的DSD和DST技术等。参
常骊波[10]2004年在《MPEG-2视频编解码系统的硬件设计与实现》文中研究表明随着集成电路工艺技术的发展，FPGA和专用集成电路(ASIC)越来越多地应用到通信、图像处理和视频处理等领域。FPGA逐渐向大容量高速度方向发展，在逻辑密度、性能和功能上有了极大的提高。由于ASIC的集成度越来越高，以及片上系统(SOC)设计方法的迅速发展，使得许多以前无法在硬件上实现的算法现在很容易实现。本文首先介绍视频压缩编码发展的概况；然后介绍基于变换编码的视频压缩方法，并简要阐述MPEG-2标准的内容；随后给出了一种基于专用芯片的MPEG-2视频压缩编解码器硬件实现方法。另外，针对视频在不可靠网络中的传输问题，提出了一种基于MPEG-2视频传输中的信道纠错编解码方案并给出了具体的FPGA硬件实现方法。
参考文献：
[1]. DVD内容加扰系统的VLSI设计[D]. 袁丽霞. 华中科技大学. 2004
[2]. 基于DVD-ROM应用的内容加扰系统(CSS)的VLSI设计[J]. 袁丽霞, 夏军, 邹雪城. 计算机与数字工程. 2004
[3]. 基于DVD-Download标准的按需制造系统视频合并问题研究[D]. 王复春. 清华大学. 2008
[4]. DVB-S2解调器关键算法及VLSI实现研究[D]. 张玉龙. 复旦大学. 2010
[5]. 信源解码系统设计与多视点视频编码方法研究[D]. 朱政. 浙江大学. 2010
[6]. 基于高性能YHFT DSP的视频处理器的设计[D]. 陈虎. 国防科学技术大学. 2006
[7]. 实时数字安全处理器研究与设计[D]. 马士超. 中国科学院研究生院（计算技术研究所）. 2006
[8]. 数字电视信道编码系统的研究与设计[D]. 李珂. 湖南大学. 2007
[9]. 信息理论与电子设备[J]. 佚名. 电子科技文摘. 2005
[10]. MPEG-2视频编解码系统的硬件设计与实现[D]. 常骊波. 西安电子科技大学. 2004
标签：计算机软件及计算机应用论文; 复杂度论文; 功能分析论文; 处理器技术论文; 算法论文;