苏先海[1]2004年在《基于FPGA的雷达中心控制器的研究与实现》文中研究说明现代雷达中，雷达的工作周期越来越短，周期内要处理的数据流量越来越大，这对以PC为回波数据处理和雷达工作控制平台的数据处理计算机来讲，是一种很严峻的挑战。对于处理时间已经十分紧张的数据处理计算机来说，要同时实现数据的快速处理和雷达的实时控制几乎是不可能的。因此，必须在数据处理计算机和雷达各分系统之间设计一个可实现雷达实时控制的系统。 本文结合某LFMCW雷达系统的实际需求，基于Altera公司Cyclone系列FPGA器件，负责该雷达中心控制器的研制。该工作作为一个完整雷达系统的重要组成部分，涵盖了方案设计、软件实现、硬件研制、系统联调等工程项目研制的全过程。本文承担的主要工作如下： 1)中心控制器的方案设计； 2)串行通信模块、波形产生器控制模块、数据预处理及DSP链路口通信模块的VHDL编程和设计仿真； 3)中心控制器硬件原理电路设计、PCB设计和绘制； 4)中心控制器硬件电路的调试和测试； 5)中心控制器与波形产生器、信号处理板的联合调试与测试。 研究结果表明，中心控制器在功能上符合雷达系统的要求，测试得到的主要指标达到了项目设计要求。
王恒心[2]2007年在《基于FPGA的嵌入式导航雷达显示系统》文中进行了进一步梳理雷达即无线电探测和测距。雷达装在船上用于航行避让、船舶定位和引航的称为船用导航雷达。船用导航雷达是测定本船位置和预防冲撞事故所不可缺少的系统。它能够准确捕获其它船只、陆地、航线标志等物标信息,并将其显示在显示屏上。本论文围绕船用导航雷达展开了研究,研究内容分为以下几个部分:首先介绍了雷达的概念、基本原理和主要应用,而且详细叙述了船用导航雷达的发展和工作原理及特性。然后根据雷达的基本原理和船用导航雷达的特点,设计了基于FPGA、ARM、DSP的船用导航雷达系统,并采用了DDR SDRAM存储器。ARM、DSP和FPGA是当今主流的高速数字信号处理芯片,满足了船用导航雷达系统的要求。最后根据VGA显示器的原理和雷达图像的迭加原理,实现了基于FPGA的VGA雷达图像迭加显示,并得到了所需的雷达图像。从结果可以看出,本系统的设计是符合要求的。
周玉龙[3]2010年在《基于FPGA的高速数据传输及存储系统设计与实现》文中研究指明合成孔径雷达是一种高分辨率的成像雷达,具有全天时、全天候、远距离的工作能力。随着雷达功能越来越复杂,回波数据量要求也越来越大,传统的回波模拟器在回波数据速率和存储容量方面具有一定的局限性,本文正是在回波数据传输速率和系统存储容量两方面进行了研究。在传统的实现方法上,大量的工程采用多片高速DSP并联的方式实现回波模拟器,但是,近几年随着集成电路和可编程器件的快速发展,使得FPGA在处理速度、硬件资源和灵活性方面,比DSP更有优越性。基于FPGA的这种优势,本文提出了“PC机+FPGA”的体系结构,采用SATA硬盘和大容量高速缓存SDRAM来对回波数据进行缓存,不但解决了存储容量问题,而且也解决了速率问题。本文设计的SAR回波模拟器总共包括SAR1m、SAR5m、DBS1m和HM3m四种工作模式。在PC机上预先生成回波数据,并通过USB总线接口将回波数据传输到回波模拟器控制器,并缓存到SATA硬盘中,之后,SATA控制器端便充当了“主机”的角色,在进行回波数据回放时,采用FPGA芯片作为主芯片来实现对工作模式命令的解析和回波数据的缓存处理工作。使用SATA硬盘来对回波数据进行缓存,使用大容量高速缓存SDRAM“乒乓”读写SATA硬盘,然后根据解析出的工作模式读取对应的回波数据并“乒乓”缓存到两块DDR2中,待检测到成像板发送来的触发信号后,便以250MHz的频率,24位的数据宽度不间断的进行回波数据回放,本文主要完成的工作具体如下:首先,对SAR回波模拟器的技术研究背景进行了简单的介绍,并对其现实意义作了介绍。其次,根据系统的要求及技术指标,对SAR回波模拟器控制器的总体方案进行设计,并对提出方案的可行性进行论证。再次,根据提出的方案完成SAR回波模拟器控制器的硬件设计,主要包括芯片选型和硬件电路设计等。最后,根据系统的要求,完成FPGA程序设计,在FPGA上实现回波数据回放工作,主要包括FPGA和USB总线接口模块的设计、FPGA和RS232总线接口模块的设计,RS232协议的实现、SDRAM控制器模块的设计、SDRAM和SATA硬盘之间“乒乓”操作模块的设计和命令解析模块的设计。研究利用大容量高速SDRAM对回波数据进行“乒乓”缓存的实现方法,最后给出回波数据回放整个过程的时序仿真设计。
李正萍[4]2012年在《基于FPGA波控技术的研究与实现》文中研究指明相控阵雷达在军用、民用方面作用显着。相控阵雷达阵面系统的发展趋势为移相器单元数量多、空间小、结构复杂等。这些特点相应地要求波束控系统具备运算速度快、结构小型化、数据补偿准确无误、附加控制功能多等特点。本论文首先介绍了波控系统的国内外研究现状,然后分析了波控系统基本功能和主要实现方法,接着提出基于FPGA的相控阵雷达波控系统的硬件和软件设计方案,最后结合工程项目任务要求完成FPGA主芯片及外围器件的选用,完成了基于Verilog HDL编程语言的软件代码编写、仿真和测试。本文基于FPGA相控阵雷达波控技术的研究,实现了波控分系统的模块化和多功能化。该技术可推广到雷达其它各控制分系统的研究及工业控制领域,从而提高社会经济效益,促进电子信息化、数字化的可持续发展。
刘少华[5]2018年在《基于FPGA的宽带多通道信号发生器研制》文中研究表明随着现代技术的发展,雷达的功能不断强大,在国防和民用生活领域扮演着至关重要的角色。现代雷达功能的复杂化需要信号的频率、带宽、调制类型以及捷变速度等性能上的大幅提升,信号的波形种类趋于任意化。高性能任意信号发生器不仅可以产生低噪声、低抖动和预加重的宽带多通道射频信号,而且能够复现真实的、无失真的实际信号,在现代雷达系统研制与测试流程中极其重要。本文针对宽带多通道信号发生器的系统架构进行分析研究,确定采用上位机结合FPGA以及高速DAC的设计架构。由于上位机开发具有高度的灵活性,通过数学建模工具能够产生任意波形的基带信号;然后利用FPGA实现基带信号的高速数字上变频处理;最后由高速DAC进行可选择的第二级数字上变频处理并完成数模转换,实现目标模拟信号的输出。文章首先介绍宽带多通道信号发生器的原理,包括直接数字信号合成技术以及数字上变频原理,根据现代化雷达对信号的需求,设计系统的实现方案。其次阐述基于FPGA的宽带多通道信号发生器的实现过程,详细叙述基于DDR3的乒乓存储结构设计,实现缓存上位机发送来的基带信号。重点说明第一级高速数字上变频的实现结构,包括抗混迭滤波器以及并行数控振荡器等结构的设计,实现基带信号的采样率提高到GHz的同时将信号频谱搬移至中频。然后介绍FPGA与高速DAC间基于JESD204B协议的高速通信以及高速DAC整体设计流程,最终实现产生目标模拟信号。最后文章突出介绍第叁代高性能PCI Express 3.0串行总线技术,包括PCI-e的相关规范、FPGA内PCI-e硬核设计以及用于高速通信的DMA控制器设计,实现上位机与FPGA之间的高速数据传输。
文念念[6]2014年在《车载雷达数据采集系统的设计》文中研究表明随着国民经济的发展和科技进步，汽车出行已成为一种越来越重要的出行方式，随之而来的交通安全隐患也益发严重，给人民群众的生命财产安全带来极大的挑战。所以研制车载雷达数据采集系统实时显示前车距离和速度等信息并在危险情况下及时告警，对人民群众的汽车安全出行具有重要的现实意义。本文根据具体的目标性能要求进行整体硬件平台的设计，具体是通过选择IVS-179雷达传感器作为信号的收发部分，设计低噪声滤波放大电路对雷达输出信号进行滤波放大处理。然后设计以ADS7861芯片为核心的外围电路进行中频信号的模数转换，整体硬件设计以EP2C5T144C8为核心控制芯片进行过程控制。根据系统的工作流程设计整体流程图，并对中频信号模型的建立进行了推导，给出按频率抽取基-2FFT算法推导过程，根据AD芯片工作时序设计了ADS7861的控制器，并调用异步FIFO IP核对离散中频信号进行缓存解决速率匹配问题，然后例化FFT核对输入离散信号进行FFT运算获得频域离散中频信号，并将信号缓存于同步FIFO核中为输入CPU做准备，之后在SOPC Builder中设计FIFO接口模块，并将缓存在FIFO核中的信号输入CPU中进行算法运算，获得目标的距离和速度，并对以上各模块进行了具体的程序设计，并给出了原理图和Modelsim仿真结果。最后经过仿真表明系统可以满足雷达数据采集的实时性、准确性要求。
习楠[7]2013年在《基于FPGA的汽车防撞预警系统的设计》文中研究指明目前，在我国的经济快速发展的趋势下，车辆的普及率在人们的生活中越来越高，无形的交通安全隐患潜在人们的生活中，全球最大的技术专家联盟IEEE日前表示，交通事故的发生几乎都是由驾驶员的注意力不集中造成的。当今，精确的传感器和在高度集成化的微处理器中添加嵌入式软件系统并和智能控制技术组合在一起广泛的应用在汽车电子产品中，发明的汽车防撞预警系统可以帮助人们减少在驾驶中的过失，至少90%的交通事故是可以避免发生的。因此，这一研究基于FPGA的汽车防撞预警系统有这重要的意义和宽广的应用前景。本文研究的汽车防撞预警系统是利用24GHz雷达传感器发射微波，发现前方有车辆障碍物时会反射回波信号，回波信号进入系统后通过信号处理，在FPGA中做相关雷达信号处理算法，利用嵌入式软核NiosII构成系统处理器以及搭建外围接口控制器，软核NiosII实时计算出前方障碍物的车距和行驶速度，判断是否在安全距离范围内，若超出安全距离则启动报警系统，辅助驾驶员安全驾驶，避免交通事故的发生。本文首先研究了汽车防撞雷达预警系统的意义，发展现状和未来趋势，对系统的整体硬件组件和信号处理流程作出描述，包括雷达传感器的性能参数、小信号低噪声放大电路、AD转换电路及嵌入式硬件FPGA的选择和采用NiosII的好处。其次在FPGA中编写AD控制器实现模数转换，采样雷达中频信号，设计编写具有兵乓结构的数据缓存器，解决数据速率匹配问题，提高数据处理效率。调用FPGA中的FFT核进行雷达中频信号频谱分析，在FPGA中得到FFT处理后的仿真波形。最后研究了在Matlab中构造含有目标的雷达中频信号，使FFT，MTD雷达信号处理技术在Matlab中实现，仿真后得到前方车辆的距离和速度仿真图，对雷达信号处理算法用在汽车防撞预警系统中的可行性进行验证。
李亮[8]2017年在《基于FPGA的FMCW ISAR成像雷达距离向数据分析与处理》文中指出雷达是现代科学技术发展中的一大重要成就,不同种类的雷达中,逆合成孔径雷达凭借其针对运动目标成像的特点,被广泛应用于各个领域。本课题主要研究一种基于FPGA的逆合成孔径(ISAR)成像雷达距离向数据的分析与处理,通过发射和接收调频连续波(FMCW)对物体进行探测,最终使用Artix-7系列开发板以及xilinx公司的vivado开发套件,对雷达回波数据进行采集,存储及距离向数据的算法处理,以此完成距离2-30米,RCS为0.1m~2-1m~2,低速运动目标的成像显示。相比于传统的成像雷达设备,本课题的ISAR雷达更为轻便,成本较低,便于民用。主要研究内容如下:(1)使用xilinx公司新型的vivado开发套件和Artix-7系列开发板进行整个系统软件部分的框架搭建和整体分析。在整体上,将课题分为叁大模块,分别是回波数据采集模数转换模块,距离向数据处理模块以及数据缓存模块。并对各个模块的时钟进行分析,最终使用vivado开发套件中的clocking wizard IP核对晶振时钟进行分频,得到每个模块所需的时钟速率。(2)在回波数据采集和模数转换模块中,本课题使用Artix-7开发板上自带的XADC采集模数转换卡和FIFO缓存机制进行雷达回波数据的采集和转换。由于无需使用外带的数据采集卡,从而有效的提高了整个系统的完整度和集成度。(3)对FMCW ISAR成像雷达的原理及关键算法进行分析和研究,使用RD(Range-Dollper即距离多普勒)经典算法为基础进行成像,并在开发和研究过程中,根据硬件部分雷达前端对回波信号进行的去斜处理方式和开发板资源的情况,对RD算法中距离向压缩算法进行分析和改进,使其更加简单有效,最终使用改进后的去斜算法作为本课题距离向压缩的处理方式。改进后的算法节省了Artix-7开发板的资源并使整个成像系统的数据处理更为快速,同时通过算法处理结果的分析,证实了此算法可以达到距离压缩的目的。(4)在数据缓存模块中,本课题使用基于单通道的DDR3 SDRAM芯片和FIFO缓存队列相结合的方式,实现处理后大批量回波数据的高速缓存。通过对DDR3 SDRAM各个接口信号读写功能和地址结构的分析论证,使用独有的非按地址累加顺序的读取地址选择方式,将DDR3中存储的距离向处理后数据读出并交给方位向处理,使后续方位向压缩模块中数据处理的速度得到了一定的提高。(5)系统测试平台的搭建,使用测试平台以距雷达2-30米范围,RCS为0.35m~2,低速运动的金属板为目标,对整个成像系统进行全面和完整的测试,通过对不同距离目标采集到的回波频率的变化以及最终输出的全部算法处理后数据和最终金属板的成像结果的分析,证明了本课题ISAR成像系统的各项指标均能满足要求,并可以对近距离低速目标进行成像处理。
参考文献：
[1]. 基于FPGA的雷达中心控制器的研究与实现[D]. 苏先海. 电子科技大学. 2004
[2]. 基于FPGA的嵌入式导航雷达显示系统[D]. 王恒心. 武汉科技大学. 2007
[3]. 基于FPGA的高速数据传输及存储系统设计与实现[D]. 周玉龙. 电子科技大学. 2010
[4]. 基于FPGA波控技术的研究与实现[D]. 李正萍. 南京理工大学. 2012
[5]. 基于FPGA的宽带多通道信号发生器研制[D]. 刘少华. 西安电子科技大学. 2018
[6]. 车载雷达数据采集系统的设计[D]. 文念念. 广西科技大学. 2014
[7]. 基于FPGA的汽车防撞预警系统的设计[D]. 习楠. 广西科技大学. 2013
[8]. 基于FPGA的FMCW ISAR成像雷达距离向数据分析与处理[D]. 李亮. 北京工业大学. 2017