导读:本文包含了多位量化论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:多位,调制器,加速度计,线性化,结构,方差,随机数。
多位量化论文文献综述
周训智[1]（2018）在《采用全局斩波的多位量化Delta-Sigma ADC的设计》一文中研究指出随着数字集成电路设计的蓬勃发展,作为模拟信号与数字信号转换桥梁的ADC对数字电路的作用也就显得尤为重要。其中Δ-Σ(Delta-Sigma)ADC以其高精度特性、较低的模拟电路设计复杂度以及与数字模块良好的兼容性在低频测量、音频等领域备受重视。特别是对直流失调、1/f噪声的抑制以及精度的提升一直是该领域研究的热点。本文首先介绍了Δ-ΣADC的研究背景,并以国内外发展现状为基础进行分析总结。然后从原理上详细分析了Δ-Σ调制器、多位量化技术及动态元件匹配、数字抽取滤波器和全局斩波技术。在分析系统传递函数之后,建立调制器的行为级模型,采用4阶4位量化、改进的CIFF(Cascaded Integrators Feed-Forward)结构,并考虑多位反馈DAC的非线性影响建立了数字加权平均(DWA)的模型,之后配合调制器的设计建立了数字抽取滤波器的行为级模型,进行了完整Δ-ΣADC的行为级仿真,确保了系统的稳定性并得到了后续电路设计的指标。在此基础上,设计了以开关电容为基础的调制器电路,其中DWA作为调制器的数字校正模块通过RTL代码实现;数字滤波器采用直接级联型的5级积分梳状滤波器(CIC filter),输出为24位的数字码;配合模拟调制器以及数字滤波器的工作实现了全局斩波技术,前级斩波开关采用带虚拟管的CMOS对管结构,后级斩波采用数字电路实现,仿真结果表明,在38.4k Hz的采样频率下,信号带宽75~1.2k Hz可调,整体ADC的信噪失真比SNDR最高可达为123.6d B,有效位数为20.4bits,谐波失真在-130d B左右。采用华虹350nm CMOS工艺完成整体ADC的版图设计,其中模拟模块采用全定制的设计方法,数字部分通过综合自动布局布线生成版图,最终整体版图核心面积为2mm×0.8mm。并对调制器模块进行了后仿,调制器所达到的SNDR为120.4d B,3次谐波失真-115d B,达到了设计指标。(本文来源于《哈尔滨工业大学》期刊2018-06-01）
赵小松[2]（2018）在《基于多位量化Sigma-Delta调制器的设计与性能优化》一文中研究指出不断提高的集成电路设计与制造技术为实现复杂的数据处理算法提供了硬件条件,然而当今主流的数据处理算法不能直接对传感器获得的模拟信号直接处理,需要模数转换器(analog to digital converter,ADC)将模拟信号转换成数字信号。随着物联网技术的普及,对ADC的需求逐年增加,使得高精度ADC逐渐成为国内外研究热点。针对数字化硅微机械陀螺传感器对ADC电路20kHz工作频率及高精度模数转换的要求,本文设计了Sigma-Delta ADC中多位量化调制器的电路。在电路设计上采用TOP-DOWN设计方法学,首先进行电路的系统级设计,根据系统对调制器性能的要求,选择合适的调制器结构,并利用SD-toolbox迭代优化调制器的噪声传递函数。其次选择恰当的模块达到系统级设计要求,通过分析调制器各个模块非理想特性对调制器噪声整形函数的影响以及附带的噪声对调制器噪声特性的影响,并对各个非理想特性利用Simlink搭建行为级仿真模型,加速各个模块参数指标的确定。最后根据模块级电路的参数指标和非理想特性的影响,选取优化的电路来实现整个调制器的电路级设计和版图绘制。本文针对调制器动态范围、信号过载等性能进行了设计优化,采用33级量化器提高了调制器的动态范围和输入过载,使用多路前馈结构降低系统对加法器性能的要求并降低电路功耗,通过数字电路设计DWA(Data Weighted Averaging)动态匹配算法来抑制多位量化调制器存在的由反馈DAC失配对谐波失真的影响。最终设计的调制器为单环四阶、33级量化器、多路前馈结构、DWA数字动态匹配的结构设计,时钟频率为3.2MHz、过采样率为64、信号带宽为25k Hz。在此基础上,本文开展了调制器电路原理图的性能仿真与分析,调制器的在25k Hz信号带宽内动态范围为138d B(A Weighted),输入信号过载为-0.3d B,在幅度为-6d B、频率为3.125k Hz正弦信号输入时叁次谐波失真为-126.8d B。最终采用0.35μm CMOS工艺进行了调制器版图的绘制,芯片面积为4.7mm2。通过对调制器版图后仿真,结果显示调制器在25k Hz信号带宽内动态范围为132d B(A Weighted),输入信号过载为-0.5d B,在幅度-6d B、频率为3.125kHz正弦信号输入时叁次谐波失真为-121dB。(本文来源于《哈尔滨工业大学》期刊2018-06-01）
陈鑫磊[3]（2018）在《多位量化Sigma-Delta模数转换器的设计与研究》一文中研究指出高性能模数转换器是当今的研究热点之一,由于Sigma-Delta模数转换器具有高精度的特点其应用范围得到不断的扩展,典型的Sigma-Delta模数转换器由Sigma-Delta调制器及降采样数字滤波器组成。通过采用过采样技术及噪声整形技术,Sigma-Delta转换器可将低频噪声推至高频区域,配合数字滤波器将高频噪声滤除,从而实现较高的精度。但典型的Sigma-Delta转换器转换速度较低,这一特点极大地限制了Sigma-Delta转换器的应用范围。通过对Sigma-Delta调制器采用多位量化技术,可有效提高Sigma-Delta转换器的更新速率,但多位量化技术的使用在给电路设计带来困难的同时也引入了非线性问题。本文主要研究了多位量化Sigma-Delta模数转换器的设计方法及电路实现技术,完成了从原理分析、建模仿真、调制器电路设计、降采样数字滤波器设计、校准算法实现到混合信号仿真这一较为完整的设计流程。设计的Sigma-Delta调制器采用了2-1MASH结构,通过使用Matlab进行建模仿真确定了量化器位数为叁位,同时验证了误差消除逻辑的合理性,在保证稳定性的前提下,可达到叁阶噪声整形效果。由于调制器采用了多位量化技术,为了解决多位量化带来的非线性问题,在DAC控制逻辑中加入了DWA算法对失配进行整形,电路设计采用0.35μm工艺实现,调制器采样率为500KHz。模拟电路及数字电路分别使用Hspice和Modelsim进行了验证,整体电路使用ADMS进行了混合信号仿真,各部分电路性能达到了设计要求。为了扩展转换器的应用范围,设计了两种工作模式,数字部分根据模式的不同可实现不同类型及阶数的滤波器。当单独使用二阶Sigma-Delta调制器时,调制器功耗低于765μW,数字滤波器配置为叁阶CIC与均值滤波器级联的结构,过采样率为64,对应的更新速率为7.8125KHz,精度达到16位。当使用完整的MASH结构Sigma-Delta调制器时,调制器功耗低于1.035mW,数字滤波器配置为四阶CIC与均值滤波器级联的结构,过采样率为25,对应的更新速率达到20KHz,精度达到14位。在电源电压3.3V调制器采用MASH结构,滤波器为四阶的情况下,Sigma-Delta转换器整体功耗低于1.8mW。(本文来源于《沈阳工业大学》期刊2018-05-31）
王保胜,赵刚彬[4]（2018）在《一种多位量化高精度加速度计系统设计》一文中研究指出为了在保证系统噪声整形能力的基础上实现稳定的高精度微机械加速度计系统,提出了一种多位量化的高精度加速度计系统。通过应用静电力反馈线性化电路,实现了一种四阶多位量化微机械加速度计结构。该加速度计系统噪声水平均值低于-120 dB/√Hz,灵敏度0.63 V/g,等效输入加速度噪声约为4μg/√Hz。加速度计系统量程受限于电源电压和系统灵敏度,约为±3g。(本文来源于《电子技术应用》期刊2018年04期）
方敏[5]（2018）在《基于两步多位量化技术的SC Σ-Δ调制器及其非理想特性的建模》一文中研究指出针对Σ-Δ调制器在多位量化情况下存在各种量化噪声和不稳定性的问题,提出了一种基于2步多位量化技术的SCΣ-Δ调制器结构,它由考虑了SCΣ-Δ调制器的非理想特性的一组模型构成。首先,把A/D转换划分成2个时间步长来获得较高的分辨率而又不降低速率;其次,对构成SCΣ-Δ调制器各部分的非理想特性如采样抖动、开关热噪声和运算放大器的参数从数学上进行了建模,并对其运行特征在MATLAB Simulink中进行了分析验证;最后,对一个采用2步多位量化技术的二阶SCΣ-Δ调制器的仿真结果表明,提出的Δ-Σ调制器结构模型不但能够获得较高的信噪比和分辨率,而且能够保证系统稳定运行和高可靠性,获得输出信号较大的动态范围。(本文来源于《电子测量与仪器学报》期刊2018年02期）
王龙生,赵彤,王大铭,吴旦昱,周磊[6]（2017）在《利用混沌激光多位量化实时产生14 Gb/s的物理随机数》一文中研究指出提出了一种基于混沌激光多位量化的高速物理随机数实时产生方法.利用外腔反馈混沌半导体激光器作为物理熵源,通过时钟速率为7 GHz的多位模数转换器对其采样量化,生成6位有效位的二进制随机比特,然后利用现场可编程软件抽取低2位有效位的随机序列并进行自延迟异或处理,获得了实时速率为14 Gb/s的物理随机数.该随机数具有良好的统计随机性,可成功通过随机数行业测试标准(NIST SP 800-22).(本文来源于《物理学报》期刊2017年23期）
徐思雨,蔡佳妮,祝继华,王佳星,栾婷婷[7]（2017）在《自适应多位编码量化的哈希图像检索方法》一文中研究指出针对目前哈希图像检索技术中多比特位量化方法通过将实数向量的每一维分别量化,割裂了实数向量各个维度之间联系的问题,提出了一种子空间自适应多位编码量化的哈希图像检索方法。该方法对一组实数做量化并且拓展到乘积空间,将实数向量划分为若干个数据子向量。由于子空间的方差和信息量大小呈正相关,该方法可根据子空间的方差计算并分配编码位数,使方差大的子空间拥有更长的编码位数,并且减小了因给不同的子空间分配相同的比特位而引起的信息损失,提高了编码的精度。在公开的图像数据集LabelMe和Flickr上的测试结果表明:与效果最优的同类方法相比,该方法使得量化误差下降了30%,检索结果的平均准确率提升了9.8%,说明可以通过减小量化误差来提升检索精度。(本文来源于《西安交通大学学报》期刊2017年08期）
刘达[8]（2016）在《TMR传感器中高精度多位量化Sigma-Delta调制器的设计》一文中研究指出随着现代通讯的发展,国内整机技术有了很大的提高,但是对于一些核心芯片的设计却未能尽如人意,例如高速高精度模数转换器(ADC)。在ADC中,一个重要的模块就是Sigma-delta(ΣΔ)调制器,其决定了ADC所能达到的速度和精度。本文通过学习调研,设计了一种4阶3位量化全前馈(Cascaded Integrators with Feed-Forward and input coupling,CIFF)结构的调制器,并且加入了局部反馈和负前馈以优化系统性能。论文先进行了基本理论介绍,然后对影响系统性能的非理想因素进行分析,并利用Simulink仿真工具进行建模,随后进行了电路设计和仿真,最后使用0.35?m 5V标准CMOS工艺绘制电路版图并进行后仿。在MATLAB的Simulink中进行建模,在理想情况下,采用6.4MHz的采样频率,过采样率为128,调制器的信噪比达到140.7d B,精度为23.08bits,谐波失真为-120d B。考虑各种非理想因素,对所设计Sigma-delta调制器重新进行建模,当对反馈电容计入千分之一的失配时,系统的信噪比为120.5d B,有效位数为19.7bits,谐波失真为-110d B。调制器的电路设计采用了对寄生电容不敏感的结构,第一级运算放大器采用增益自举折迭共源共栅结构,同时加入了斩波。由于采用了多位量化,所以设计了模拟加法器进行精确求和。量化采用Flash结构,为进一步提高其量化速度,其中的比较器采用4输入结构。开关采用带有虚拟管的CMOS对管结构,以减小开关的非线性以及电荷注入效应。为减小反馈单位电容之间的失配影响,利用Modelsim工具进行了Data Weighted Averaging(DWA)算法的设计。最后在Cadence的Spectre Verilog环境下对电路进行了仿真,调制器的信噪比达到125.2d B,精确为20.51bits,谐波失真为-121d B。最后采用0.35?m 5V标准CMOS工艺绘制了模拟电路版图,同时对所编写的Verilog代码进行综合,并利用encounter工具生成数字版图。对所绘制的整体版图进行后仿,所设计Sigma-delta调制器所达到的信噪比为121.3d B,精度为19.85bits,谐波失真为-113d B,达到了设计要求。(本文来源于《哈尔滨工业大学》期刊2016-06-01）
胡雅琴[9]（2016）在《24位48KSPS多位量化∑-Δ ADC的设计》一文中研究指出Σ-Δ架构的ADC以其相对低的模拟电路复杂度和良好的与数字电路的兼容性在高精度模数转换器领域备受青睐。如何在高精度的要求上优化电路结构以降低功耗一直是该领域的研究热点。本文首先介绍了Σ-ΔADC发展的热点方向,及其主要的制约因素,对国内外发展现状进行总结分析。然后详细介绍了衡量Σ-ΔADC的动态指标,以及过采样和噪声整形技术提高系统信噪比的原理。以一阶调制器为例,分析了Σ-ΔADC的工作原理,并讨论了高阶结构和多位量化结构的优缺点。通过对调制器传递函数分析,选取了4阶17级量化的前馈结构调制器,过采样率为64。通过优化前馈支路,减少了加法器的输入支路,增大了第一级积分器的增益系数,有利于降低调制器负载,减小功耗。详细讨论了系统关键模块的非理想特性的影响,包括放大器、采样引入的非理想特性、反馈DAC的非线性,并对系统稳定性进行了分析。通过完整的行为级仿真,得到了关键模块的电路指标。设计了开关电容晶体管级调制器电路,其中多位量化的数字校正逻辑DWA(Data Weighted Averaging)用RTL代码编写。调制器输出的数字码通过一个5级的数字滤波器进行降采样和滤波器后输出24位48k SPS数字码。系统电源电压为5V,采样时钟为3.072MHz,信号带宽24k Hz,仿真得到的信噪比为123.1d B,动态范围127.9d B,总谐波失真在-125.5d B以下,系统总功耗为10.12m W。采用BCD350GE工艺,完成了ADC的整体版图绘制,其中模拟部分采用全定制方式,数字部分采用自动工具生成,最终的版图核心面积为1037.51μm×1084.895μm。(本文来源于《哈尔滨工业大学》期刊2016-06-01）
贺冲[10]（2015）在《多位量化Sigma-Delta模数转换器的设计》一文中研究指出随着MEMS陀螺数字化,智能化的未来需求,对数字陀螺接口电路的研究成为了热门,特别是对于接口电路中模数转换器(ADC)和数模转换器(DAC)的研究设计。本论文介绍了多位量化Sigma-Delta ADC的结构和性能参数,然后介绍了Sigma-Delta调制器的工作原理,并对比了一位量化和多位量化之间的优劣,根据设计指标确定了3阶3位量化全前馈结构Sigma-Delta调制器。论文对Sigma-Delta调制器的非理想因素进行了Simulink模型的建立,并对非理想因素进行了分析。最后在晶体管级对Sigma-Delta调制器进行了仿真,并对仿真结果进行了分析。在Matlab中Simulink环境下首先对Sigma-Delta调制器进行了行为级的设计与仿真。理想情况下,10MHz采样频率,128倍过采样率,Sigma-Delta调制器系统信噪比为125.4d B,有效位数达到了20.53。之后考虑了调制器系统的非理想因素,主要对积分器建立误差、运算放大器有限增益、开关非线性、KT/C噪声和运算放大器噪声进行了分析与模型的建立。考虑到由于多位量化导致反馈DAC电容失配引入的非线性,采用了Mathwork提供的Data Weighted Averaging(DWA)行为级模型,对这种抑制非线性的算法进行了行为级的仿真,在考虑所有非理想因素以及1%电容失配的情况,系统谐波失真小于100d B,有效位数是16位,符合设计要求。电路设计的时候需要重点考虑第一级积分器运算放大器的设计,以及第一级引入的噪声。采用4输入比较器组成的Flash多位量化器能够有效降低功耗。开关的设计需要重点关注开关电阻的大小以及电阻非线性的问题,避免由于开关非线性导致的系统谐波失真过大。最后整个调制器电路在CSMC 0.5um工艺,在Cadence中,加入0.5%电容失配,对采用DWA算法的调制器进行了仿真,并对仿真结果进行了分析,结果显示在采用DWA算法,调制器噪底低于-120d B,系统信噪比达到了112d B,谐波失真小于-120d B。最后本论文还设计了128倍降采样数字抽取滤波器,通带纹波小于0.01d B,阻带衰减小于-70d B。(本文来源于《哈尔滨工业大学》期刊2015-06-01）
多位量化论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
不断提高的集成电路设计与制造技术为实现复杂的数据处理算法提供了硬件条件,然而当今主流的数据处理算法不能直接对传感器获得的模拟信号直接处理,需要模数转换器(analog to digital converter,ADC)将模拟信号转换成数字信号。随着物联网技术的普及,对ADC的需求逐年增加,使得高精度ADC逐渐成为国内外研究热点。针对数字化硅微机械陀螺传感器对ADC电路20kHz工作频率及高精度模数转换的要求,本文设计了Sigma-Delta ADC中多位量化调制器的电路。在电路设计上采用TOP-DOWN设计方法学,首先进行电路的系统级设计,根据系统对调制器性能的要求,选择合适的调制器结构,并利用SD-toolbox迭代优化调制器的噪声传递函数。其次选择恰当的模块达到系统级设计要求,通过分析调制器各个模块非理想特性对调制器噪声整形函数的影响以及附带的噪声对调制器噪声特性的影响,并对各个非理想特性利用Simlink搭建行为级仿真模型,加速各个模块参数指标的确定。最后根据模块级电路的参数指标和非理想特性的影响,选取优化的电路来实现整个调制器的电路级设计和版图绘制。本文针对调制器动态范围、信号过载等性能进行了设计优化,采用33级量化器提高了调制器的动态范围和输入过载,使用多路前馈结构降低系统对加法器性能的要求并降低电路功耗,通过数字电路设计DWA(Data Weighted Averaging)动态匹配算法来抑制多位量化调制器存在的由反馈DAC失配对谐波失真的影响。最终设计的调制器为单环四阶、33级量化器、多路前馈结构、DWA数字动态匹配的结构设计,时钟频率为3.2MHz、过采样率为64、信号带宽为25k Hz。在此基础上,本文开展了调制器电路原理图的性能仿真与分析,调制器的在25k Hz信号带宽内动态范围为138d B(A Weighted),输入信号过载为-0.3d B,在幅度为-6d B、频率为3.125k Hz正弦信号输入时叁次谐波失真为-126.8d B。最终采用0.35μm CMOS工艺进行了调制器版图的绘制,芯片面积为4.7mm2。通过对调制器版图后仿真,结果显示调制器在25k Hz信号带宽内动态范围为132d B(A Weighted),输入信号过载为-0.5d B,在幅度-6d B、频率为3.125kHz正弦信号输入时叁次谐波失真为-121dB。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
多位量化论文参考文献
[1].周训智.采用全局斩波的多位量化Delta-SigmaADC的设计[D].哈尔滨工业大学.2018
[2].赵小松.基于多位量化Sigma-Delta调制器的设计与性能优化[D].哈尔滨工业大学.2018
[3].陈鑫磊.多位量化Sigma-Delta模数转换器的设计与研究[D].沈阳工业大学.2018
[4].王保胜,赵刚彬.一种多位量化高精度加速度计系统设计[J].电子技术应用.2018
[5].方敏.基于两步多位量化技术的SCΣ-Δ调制器及其非理想特性的建模[J].电子测量与仪器学报.2018
[6].王龙生,赵彤,王大铭,吴旦昱,周磊.利用混沌激光多位量化实时产生14Gb/s的物理随机数[J].物理学报.2017
[7].徐思雨,蔡佳妮,祝继华,王佳星,栾婷婷.自适应多位编码量化的哈希图像检索方法[J].西安交通大学学报.2017
[8].刘达.TMR传感器中高精度多位量化Sigma-Delta调制器的设计[D].哈尔滨工业大学.2016
[9].胡雅琴.24位48KSPS多位量化∑-ΔADC的设计[D].哈尔滨工业大学.2016
[10].贺冲.多位量化Sigma-Delta模数转换器的设计[D].哈尔滨工业大学.2015
论文知识图
