导读:本文包含了核间通信论文开题报告文献综述及选题提纲参考文献，主要关键词:异构多核处理器,核间通信,ARM,Cortex-A9,TMS320C6678
核间通信论文文献综述
周楠,王仁,覃依漪,张杨,冯帆[1]（2019）在《基于异构多核环境下的核间通信机制设计与实现》一文中研究指出为改善异构多核环境下核间通信效率,实现处理器性能的最优化,提出一种适用于异构多核环境下的分层结构的核间通信机制。对核间通信机制的体系结构进行概述,阐明会话层、传输层的具体含义及其层间交互关系;在此基础上提出应用于会话层与传输层的协议,依据协议完成通信机制的具体实现。在ARM+DSP异构多核平台上进行实验测试,测试结果表明了该机制的可行性与有效性。(本文来源于《计算机工程与设计》期刊2019年03期）
卫振琦[2]（2016）在《面向多通道低码率语音编解码应用的众核处理器设计及其核间通信关键问题研究》一文中研究指出在军事与安全领域,由于无线信道带宽受限于环境噪声、频带复用、保密通信等一系列因素,低码率数字语音编解码器即声码器被广泛使用。随着语音码率降低达到300～600bps,声码器算法由于计算复杂度上升使得实时处理性能需求达到数百甚至上千MIPS(Million Instruction Per Second,每秒百万条指令),而其内存开销也因为语音参数量化码本数据的增加而超过了200kB,使得在嵌入式处理器上以较低工作频率和较少片上内存实现低码率语音实时编解码变得越来越多困难。另外,在作战指挥通信和多人语音会议等实际应用场景中需要同时处理多路语音,成倍增长的性能和内存需求为处理器设计带来了更大的挑战。面向特定应用,ASIP(Application Specific Instruction Processor,专用指令处理器)通过对指令集和流水线架构进行定制和优化,可实现比GPP(General Purpose Processor,通用处理器)或通用DSP(Digital Signal Processor,数字信号处理器)更高的执行效率,同时又拥有ASIC(Application Specific Integrated Circuit,专用集成电路)所欠缺的可编程性和可配置性。而针对应用的并行执行需求,基于异构众核架构的处理器可实现较高的处理性能和功耗效率。因此,本文采用ASIP的设计方法对面向多通道低码率MELPe(Enhanced Mixed Excitation Linear Prediction,增强型混合激励线性预测)声码器应用的异构众核处理器进行研究和实现。本文首先通过定位声码器应用性能瓶颈制定了异构多核协同执行策略,并对异构众核处理器的性能加速比和功耗效率进行建模和研究。本文设计了一款面向多通道低码率声码器应用的异构众核ASIP,在NoC(Network on Chip,片上网络)中集成了大小异构处理核和共享内存核。针对应用性能瓶颈,本文为处理核设计了一种专用ISE(Instruction Set Extension,指令集扩展),可在单条指令内完成定点数计算与后处理,并且采用了一种“流水级跳跃”技术提升扩展指令执行效率。另外,本文还提出一种嵌套循环加速技术,采用循环体自动计数和跳转有效减少了处理核执行循环运算的时间。然后,本文对面向NoC众核处理器的核间通信问题进行研究。最后,本文基于SMIC 40nm工艺完成了异构众核ASIP的芯片实现,并对应用进行移植和优化,在较低工作频率下实现了低码率声码器应用在异构众核ASIP上的实时处理。本文对NoC众核处理器的多核同步控制和核间数据传输这两个核间通信关键问题进行了研究,并取得了如下技术创新。在多核同步控制方面,针对采用集中式锁同步方案带来的核间通信阻塞问题,本文提出了一种分布式排队锁同步技术。通过对取锁队列中不同处理核的同步控制单元进行分布式轮询访问,实现了排队锁的获取与释放。同步控制单元内采用FIFO存储同步请求,通过本地轮询减少了核间通信量。本文提出的锁同步技术在处理核增加时依然具有较低的同步延迟。本文针对以往栅栏同步方案不支持多栅栏并发执行以及扩展性不高的问题,提出了一种基于PS(Packet Switching,包交换)和CS(Circuit Switching,电路交换)混合交换NoC的栅栏同步技术。当栅栏同步请求在PS子网络中传输时,可同时在CS子网络中建立专用通路减少传输延迟。通过在CS crossbar(交叉开关)中动态合并同步请求可有效减少核间通信量。该技术对比以往方案具有更低的同步延迟,并且支持并发栅栏的高效执行。在核间数据传输方面,针对CS NoC专用通路建立时间过长导致通信效率下降的问题,本文提出了一种基于PS-CS混合交换NoC的低延迟核间DMA(Direct Memory Access,直接内存访问)传输技术。当在PS子网络中传输数据时,通过配置crossbar的双向传输端口可在CS子网络中建立部分专用通路。根据后续传输请求可动态延长通路,从而进一步减少数据传输延迟。当多个DMA传输并发执行时,采用该技术可显着提升核间数据传输效率。综上所述,本文设计了一款面向多通道低码率声码器应用的异构众核ASIP,并对面向NoC众核处理器的核间通信关键问题进行了研究。本文为面向特定应用的高功耗效率ASIP实现提供了理论依据和设计参考。(本文来源于《上海交通大学》期刊2016-09-01）
何贵翔[3]（2016）在《面向Android应用的ARM多核处理器核间通信开销建模》一文中研究指出近年来,多核乱序处理器在移动智能终端上得到了广泛的应用。多核并行执行在减少程序执行时间的同时,也引入了核间通信开销,阻碍了系统性能的进一步提高。有研究表明,Cache一致性是影响多核核间通信开销的一个关键因素。多核乱序处理器下的一致性缺失次数可以通过全功能仿真获取,但整个过程极其耗时。本文旨在建立一个快速而准确的多核乱序处理器私有LRU-Cache模型,用于评估该级缓存的一致性缺失次数。本文提出利用访存堆栈距离分布和对共享数据的Invalid信息来预测一致性缺失次数。对于顺序处理器,该理论是LRU-Cache一致性缺失建模的有效方法,但是通过本文的实验发现,该理论不能直接应用于乱序处理器。本文认为这是因为指令乱序执行(Out-Of-Order)、存储队列中加载(Load in Store)和非阻塞发射(Non-blocking Issue)等因素改变了访存的带Invalid信息的堆栈距离分布,进而影响Cache一致性缺失次数的预测。因此,本文提出了一种基于人工神经网络(Artificial Neural Network,ANN)的模型Uniform来解决上述问题。该模型的输入是应用程序在顺序处理器下运行得到的带Invalid信息的堆栈距离分布,模型的输出是一致性缺失次数。该神经网络模型可以在硬件微结构参数不变的情况下,跨Benchmark预测一致性缺失次数。为了评估模型的精确度,本文选用了Mobybench 2.0和Parsec 3.0两大测试集。实验结果显示,全功能仿真得到一致性缺失次数的误差小于1%。以Gem5全仿真获取的数据为基准,Uniform模型的平均相对误差小于9%。用该模型预测一致性缺失,时间上较全仿真平均减少了约56.8%,用训练好的1个人工神经网络模型跨3个Benchmark进行预测时,相对于全仿真时间减少82%。(本文来源于《东南大学》期刊2016-05-01）
陈帆,徐金甫,李伟[4]（2016）在《面向多任务密码处理的多核核间通信单元设计与研究》一文中研究指出为了解决面向多任务密码处理的多核核间通信机制的优化实现问题,设计一种混合通信机制。在分析多核处理架构及核间通信特点的基础上,融合了簇内共享存储通信和簇间No C通信机制,同时引入了DMA通信机制,提出构建混合通信机制,进一步提升通信效率。其次,给出核间通信同步机制的优化实现,解决了同步和存储一致性冲突问题。最后,基于Design Complier对设计方案进行了实验评估。实验结果表明,相比其他方案,该方案具有较小的资源代价和较高的性能指标,获得了满意的通信吞吐率。(本文来源于《计算机应用与软件》期刊2016年03期）
汪洲[5]（2016）在《基于DSP/BIOS的多DSP核间通信设计》一文中研究指出并行计算是实现高性能计算的一个重要方向,随着信号处理、通信等领域对处理能力需求的不断提升,DSP的并行开发技术也得到了较快发展。多器件并行和片上多核的方法可以有效提高处理性能。多器件并行处理使得核间通信更为复杂。本文分析了DSP内多核间通信机制,提出了一种基于DSP/BIOS的多DSP核间通信机制。(本文来源于《通讯世界》期刊2016年05期）
李伟,李洋,陈帆[6]（2016）在《基于共享存储器的密码多核处理器核间通信机制研究与设计》一文中研究指出为有效解决多核密码处理器中核间通信对密码处理性能制约的问题,研究了分组、序列、杂凑密码算法多核处理过程中核间通信的特点.依托分簇式的密码多核处理器,提出了基于共享存储器的硬件结构,能够有效支持256bit以内的任意数据位宽的核间通信传输.提出了基于自选锁邮箱的同步器硬件结构,具备加1、置数、乒乓同步等功能.结合此共享存储器与同步器结构,提出了基于共享存储器的密码多核处理器核间通信机制.基于65nm CMOS工艺库,对共享存储器与同步器进行了实现,实验结果表明,提出的核间通信机制具有硬件开销小、同步效率高的特点,2个时钟周期能够完成4个处理器核对于4组256bit数据的核间通信与同步操作,相比其他核间通信方式,具有明显的优势.(本文来源于《微电子学与计算机》期刊2016年01期）
蔡玉鑫[7]（2015）在《嵌入式多核处理器核间通信方法的设计与实现》一文中研究指出随着半导体制造工艺的不断进步及单核处理器暴露出来的许多局限,多核处理器成为应用需求和技术发展的必然产物。多核处理器的出现,随之带来了一些问题,其中的核间通信技术就是当今计算机体系结构中研究的热点问题。一方面,各大厂商相继纷纷提出了不同的多核处理器核间的通信标准实现,如何针对不同嵌入式平台选择合理的核间通信方案显得非常重要。另一方面,现有多核通信实现往往与硬件平台相关,存在移植性差等问题。本文针对上述问题,在规范多核通信库MCAPI标准的基础上,设计并实现了一套简单、可行、可移植到嵌入式平台的多核通信方法。该多核通信库主要是针对处理器核间的通信,相比于其他现有成熟的多核通信库如MPI等,通信延迟和内存占用更低,是更轻量级API实现。本文在设计实现过程中,首先,提出标准OpenMCAPI现存的移植性差、硬件平台特定等问题,对规范库内部使用的消息中断机制MSGRs进行详细分析;随后,提出了一套脱离实际硬件平台约束、使用不同通信机制作为底层通信方法的多核通信库的API函数集。该多核通信库在架构设计上可以分为应用层、核心层及移植层,层次化的架构设计使得库的代码实现更加清晰、便于维护。此外,多核通信库代码实现中封装了针对同构多核处理器平台与异构多核处理器平台的底层通信机制,如消息队列、共享内存结合域套接字、中断等,使得API上层接口与底层分离,实现了代码的结构化与模块化。本文在对自定义实现的嵌入式多核通信方法测试的过程中,分别进行功能和性能方面的测试。首先,针对双核X86 PC平台及四个ARM核的KeystoneII平台,对实现的面向无连接的message通信方式和面向连接的packet通信方式,从时间延迟和数据传输率两方面对核间通信进行测试,最后,与现有标准OpenMCAPI及其他APIs进行对比,实验结果显示,本文实现的多核通信库不仅能实现各种嵌入式平台下各核之间的通信,而且在性能上较标准OpenMCAPI也有一定的优势。本文实现的一套API函数集为后续软件开发人员进行多核通信提供了便捷的函数调用接口,有重要的应用价值。(本文来源于《西安电子科技大学》期刊2015-12-01）
陈鹏[8]（2015）在《众核处理器核间通信的研究》一文中研究指出随着时代的发展,计算机已经得到了广泛的应用,并逐渐成为人们生产生活中不可或缺的部分。单核处理器,由于其内部结构和频率功耗等因素的影响,已无法满足人们对处理器的要求,所以,多核处理器、众核处理器应运而生。本文针对众核处理器核间通信的现有结构特点—数据等待、每个核负担大、功耗大等缺点,提出了一种适应于异构众核处理器的核间通信结构—总线中间缓存(B-MM)结构,大幅度减少核间通信的等待情况,并且尽可能的简化每一个核的内部结构使其功能专一,提高其工作效率,进而提高众核处理器的性能。最后通过Modelsim SE仿真平台实验,验证了其可行性。(本文来源于《价值工程》期刊2015年17期）
侯志伟,安丽霞,包理群,王海涌[9]（2015）在《片上双核数据并行采集及核间通信研究》一文中研究指出针对多参量数据采集系统中单核处理器难以达到数据同步获取及实时处理的问题,提出一种基于Nios II双核处理器的多参量数据并行采集及核间通信解决方案。在数据采集系统的FPGA片内构建Nios II双核处理器系统,处理器1对输入信号数据进行数模转换及预处理,处理器2负责采集数据的显示及上位机的数据通信,利用Scatter-Gather直接存储器访问两级数据缓存的通信机制,建立核间的高速数据传输通道,实现双核处理器之间数据的同步与交换。将该解决方案应用于空气质量在线监测系统中,结果表明,其核间传输速度高达496 MB/s,满足多参量数据同步获取及并行协同处理的需求。(本文来源于《计算机工程》期刊2015年05期）
国常义,李超群,刘峰[10]（2015）在《达芬奇异构多核处理器核间通信技术研究》一文中研究指出针对目前通用的达芬奇异构多核处理器,研究了其ARM核、DSP核以及视频协处理器之间的通信与协作机制。在分析多核处理器核间通信原理的基础上,研究了TMS320DM816x系列达芬奇异构多核处理器的核间通信技术,详细阐述片上核间互联结构与核间通信软件的实现。最后基于SysLink底层通信模块设计了多路高清音视频应用系统,对核间通信进行验证。系统可充分发挥各处理核的性能,实现了各核间的高效协作。(本文来源于《电视技术》期刊2015年07期）
核间通信论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
在军事与安全领域,由于无线信道带宽受限于环境噪声、频带复用、保密通信等一系列因素,低码率数字语音编解码器即声码器被广泛使用。随着语音码率降低达到300～600bps,声码器算法由于计算复杂度上升使得实时处理性能需求达到数百甚至上千MIPS(Million Instruction Per Second,每秒百万条指令),而其内存开销也因为语音参数量化码本数据的增加而超过了200kB,使得在嵌入式处理器上以较低工作频率和较少片上内存实现低码率语音实时编解码变得越来越多困难。另外,在作战指挥通信和多人语音会议等实际应用场景中需要同时处理多路语音,成倍增长的性能和内存需求为处理器设计带来了更大的挑战。面向特定应用,ASIP(Application Specific Instruction Processor,专用指令处理器)通过对指令集和流水线架构进行定制和优化,可实现比GPP(General Purpose Processor,通用处理器)或通用DSP(Digital Signal Processor,数字信号处理器)更高的执行效率,同时又拥有ASIC(Application Specific Integrated Circuit,专用集成电路)所欠缺的可编程性和可配置性。而针对应用的并行执行需求,基于异构众核架构的处理器可实现较高的处理性能和功耗效率。因此,本文采用ASIP的设计方法对面向多通道低码率MELPe(Enhanced Mixed Excitation Linear Prediction,增强型混合激励线性预测)声码器应用的异构众核处理器进行研究和实现。本文首先通过定位声码器应用性能瓶颈制定了异构多核协同执行策略,并对异构众核处理器的性能加速比和功耗效率进行建模和研究。本文设计了一款面向多通道低码率声码器应用的异构众核ASIP,在NoC(Network on Chip,片上网络)中集成了大小异构处理核和共享内存核。针对应用性能瓶颈,本文为处理核设计了一种专用ISE(Instruction Set Extension,指令集扩展),可在单条指令内完成定点数计算与后处理,并且采用了一种“流水级跳跃”技术提升扩展指令执行效率。另外,本文还提出一种嵌套循环加速技术,采用循环体自动计数和跳转有效减少了处理核执行循环运算的时间。然后,本文对面向NoC众核处理器的核间通信问题进行研究。最后,本文基于SMIC 40nm工艺完成了异构众核ASIP的芯片实现,并对应用进行移植和优化,在较低工作频率下实现了低码率声码器应用在异构众核ASIP上的实时处理。本文对NoC众核处理器的多核同步控制和核间数据传输这两个核间通信关键问题进行了研究,并取得了如下技术创新。在多核同步控制方面,针对采用集中式锁同步方案带来的核间通信阻塞问题,本文提出了一种分布式排队锁同步技术。通过对取锁队列中不同处理核的同步控制单元进行分布式轮询访问,实现了排队锁的获取与释放。同步控制单元内采用FIFO存储同步请求,通过本地轮询减少了核间通信量。本文提出的锁同步技术在处理核增加时依然具有较低的同步延迟。本文针对以往栅栏同步方案不支持多栅栏并发执行以及扩展性不高的问题,提出了一种基于PS(Packet Switching,包交换)和CS(Circuit Switching,电路交换)混合交换NoC的栅栏同步技术。当栅栏同步请求在PS子网络中传输时,可同时在CS子网络中建立专用通路减少传输延迟。通过在CS crossbar(交叉开关)中动态合并同步请求可有效减少核间通信量。该技术对比以往方案具有更低的同步延迟,并且支持并发栅栏的高效执行。在核间数据传输方面,针对CS NoC专用通路建立时间过长导致通信效率下降的问题,本文提出了一种基于PS-CS混合交换NoC的低延迟核间DMA(Direct Memory Access,直接内存访问)传输技术。当在PS子网络中传输数据时,通过配置crossbar的双向传输端口可在CS子网络中建立部分专用通路。根据后续传输请求可动态延长通路,从而进一步减少数据传输延迟。当多个DMA传输并发执行时,采用该技术可显着提升核间数据传输效率。综上所述,本文设计了一款面向多通道低码率声码器应用的异构众核ASIP,并对面向NoC众核处理器的核间通信关键问题进行了研究。本文为面向特定应用的高功耗效率ASIP实现提供了理论依据和设计参考。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
核间通信论文参考文献
[1].周楠,王仁,覃依漪,张杨,冯帆.基于异构多核环境下的核间通信机制设计与实现[J].计算机工程与设计.2019
[2].卫振琦.面向多通道低码率语音编解码应用的众核处理器设计及其核间通信关键问题研究[D].上海交通大学.2016
[3].何贵翔.面向Android应用的ARM多核处理器核间通信开销建模[D].东南大学.2016
[4].陈帆,徐金甫,李伟.面向多任务密码处理的多核核间通信单元设计与研究[J].计算机应用与软件.2016
[5].汪洲.基于DSP/BIOS的多DSP核间通信设计[J].通讯世界.2016
[6].李伟,李洋,陈帆.基于共享存储器的密码多核处理器核间通信机制研究与设计[J].微电子学与计算机.2016
[7].蔡玉鑫.嵌入式多核处理器核间通信方法的设计与实现[D].西安电子科技大学.2015
[8].陈鹏.众核处理器核间通信的研究[J].价值工程.2015
[9].侯志伟,安丽霞,包理群,王海涌.片上双核数据并行采集及核间通信研究[J].计算机工程.2015
[10].国常义,李超群,刘峰.达芬奇异构多核处理器核间通信技术研究[J].电视技术.2015
标签：异构多核处理器; 核间通信; ARM; Cortex-A9; TMS320C6678;