导读:本文包含了射频集成电路论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:射频,集成电路,工艺,相控阵,衬底,稳压器,波段。
射频集成电路论文文献综述
张平[1]（2019）在《“射频集成电路设计”课程教学改革的新思路分析》一文中研究指出无线通信技术蓬勃发展过程中,也加速了射频集成电路发展,而为进一步适应信息产业的迅猛发展,如何培养、造就一批专业性强、有创新力的射频集成电路科技人才是当前高校教学改革的重点。本文以"物联网"为应用背景,从射频技术科学前沿和课程内容有效揉合、更新的教学内容、转变教学方法、进一步完善实验、实践教学体系等方面探讨"射频集成电路设计"课程教学改革的新思路。(本文来源于《课程教育研究》期刊2019年46期）
蒯永清,董昌慧,李益兵,沈磊,邱莉莉[2]（2018）在《微波混合集成电路射频裸芯片表面封装研究》一文中研究指出对微波混合集成电路射频裸芯片表面封装工艺进行了研究。研究结果发现,通过对关键工艺点的控制,具有良好性能的EGC-1700无色防潮保护涂层可以实现在X波段的应用。对射频裸芯片的表面采用EGC-1700无色防潮保护涂层涂覆的低噪声放大器进行了湿热试验和高低温贮存试验,发现其关键指标如噪声系数曲线和增益曲线与试验前的走势具有较好的一致性。说明EGC-1700无色防潮保护涂层对X波段的射频裸芯片表面防护是有效的。(本文来源于《电子工艺技术》期刊2018年06期）
毛军发[3]（2018）在《发展异质集成电路,提升射频电子技术》一文中研究指出射频电子技术是无线通信、物联网、雷达导航等应用领域的核心技术。以III-V族为代表的化合物半导体电路由于优异的材料与器件高频性能,很适合射频应用,但其集成度和复杂功能等性能不足,成本高。硅基工艺电路虽然集成度大、成本低,但噪声、功率、动态范围等性能不足,并且摩尔定律已面临极限。射频异质集成电路可将GaAs、InP等化合物半导体材料的高性能(本文来源于《科技导报》期刊2018年21期）
刘沛,王健安,赖凡[4]（2018）在《军用射频集成电路技术发展趋势》一文中研究指出目前,美国仍然占据世界国防军事微电子科学技术的主导地位,是军用微电子发展战略思想的引领者。长期以来,美国国防高级研究计划局(DARPA)策划并成功组织实施了许多先进军用集成电路发展项目。射频集成电路(RFIC)是实现通信、雷达、电子战系统的关键器件,是DARPA大力发展的重要技术之一。通过分析DARPA军用RFIC系列项目的现状和未来发展规划,提出了高速、高频、宽带、智能化的RFIC技术发展趋势。(本文来源于《微电子学》期刊2018年05期）
程理丽,周存,曹纯[5]（2018）在《雷达射频集成电路的发展及应用》一文中研究指出在现代雷达系统中,射频集成电路有着十分关键的作用,其支持着雷达天线、信号处理装置、发射器等设备的工作运行。雷达的研发与设计,需要从射频集成电路入手,与射频技术和半导体工艺的发展密切相关。基于此,本文围绕着雷达射频集成电路的发展进行研究,探讨相关技术的应用,分析其技术特点,为雷达射频集成电路的研发提供创新思路。(本文来源于《中国新通信》期刊2018年13期）
张乐[6]（2018）在《CMOS射频集成电路衬底电磁干扰抑制的分析与设计》一文中研究指出随着无线通信技术的飞速进步,其核心器件——射频集成电路正向着高性能、集成化、低功耗的趋势发展。采用CMOS工艺的片上系统(SoC)逐渐成为射频集成电路的主流设计形式。作为一种高集成度的解决方案,射频SoC的硅衬底上往往集成了产生噪声的数字电路与敏感的射频电路,大量的衬底噪声会严重影响射频电路的性能。所以,CMOS工艺衬底的电磁噪声的隔离问题成为了射频集成电路设计的重点研究方向之一。针对射频集成电路面临的衬底电磁干扰(EMI)问题,本论文深入研究了 CMOS工艺衬底噪声隔离的电磁特性、精确建模及结构设计,并取得了以下的创新性成果:首先,针对射频集成电路性能易受衬底噪声影响的现状,分析并验证了衬底噪声会对基于CMOS工艺的压控振荡器(VCO)的输出信号产生一定程度的频率调制特性。并且,对CMOS轻度掺杂衬底进行了掺杂浓度的仿真,并对基于此类衬底的保护环结构进行了叁维全波仿真与电磁特性分析。基于这些分析,总结了不同几何参数和材料参数对保护环隔离性的影响,为设计者选择合适的参数以提升保护环的隔离性提供理论支撑。其次,针对基于解析公式的保护环结构的建模方法在适用性与精度方面的不足,提出了一组精确统一的等效电路模型,适用于CMOS轻掺杂工艺的P型/N型保护环及“衬底耦合结构”。这些等效电路采用解析公式确定集总元件的值,精确计算了结构中各部分的阻抗。提出的等效电路适用于在一定范围内变化的几何与材料参数,且与全波仿真及测试得到的结果在宽频带范围良好吻合,能够满足射频电路在高频工作下的需要。基于提出的等效电路模型以及关于保护环隔离性的分析与总结,本文提出了适用于CMOS轻度掺杂衬底保护环的设计理论及方法,该方法能用于优化各类保护环,对其能提供的隔离度与占用面积之间做权衡,从而节约芯片的面积,降低成本。然后,针对传统保护环结构有限的隔离性,提出并实现了基于CMOS轻度掺杂衬底的二极管保护环。该保护环下方会形成二极管的p-n结电容,该电容与连接到地的互连电感产生串联LC谐振,在该频率处形成非常低的阻抗以分流更多的衬底噪声电流。相比于传统的P型保护环,该结构提供的隔离度在谐振频率处最多能提高30 dB。此外,本文提出了二极管保护环的集总元件等效电路。该电路与叁维全波仿真软件及测试获得的结果在宽频带内很好地吻合,且能在结构的几何与材料参数变化的情况下精确预测谐振频率与隔离性。基于这些集总元件电路模型,对设计的结构进行了阻抗分析,以探究影响结构谐振频率的因素,使设计出预期工作频率的二极管保护环成为可能。最后,由于大规模的保护环结构的S参数测试会占用大量的芯片面积,本文提出了一种用于测量保护环等片上器件的S参数的阵列测试方法,以减少器件测试占用的芯片面积。该测试方法采用T/R switch、去嵌入技术以及射频抗耦合布局这叁个关键技术,并在测量精度、芯片面积和工作频率范围之间保持良好平衡。本文设计的测试芯片采用了商用的CMOS 0.13 μm工艺,该芯片包含了各种类型的阵列测试电路,验证了该阵列测试方法在10GHz范围内S参数测量的有效性。与传统的测量方法相比,该阵列测试方法可以在可接受的精度的情况下节省大约一半的面积。(本文来源于《浙江大学》期刊2018-04-19）
周铀[7]（2018）在《射频毫米波集成电路中功率放大技术研究》一文中研究指出近年来,随着4G无线移动通信技术步入成熟期,移动通信设备得到迅猛发展。面对即将到来的5G时代,无线通讯的数据传输速度将实现跨越式提升,然而由于常用的6GHz以下频段已经非常拥挤,因此在射频段继续提高频谱利用率的同时,为了获取更多的频谱资源,业界和学术界开始将目光投向更高频率的毫米波。在无线收发芯片的设计中,功率放大器是必不可少的功能模块,其输出功率、线性度、功率附加效率等指标直接影响通信的距离和质量。采用砷化镓(GaAs)工艺的功率放大器芯片是目前4G市场上的主流,但与CMOS工艺相比,GaAs工艺具有成本较高、不便与数字部分集成的缺点。本课题旨在设计出满足实际应用需求的CMOS功率放大器芯片,尝试为移动终端的功率放大器芯片设计探索出一条低成本、高集成度的方案。本文首先介绍了有关CMOS功放设计的理论基础,包括功率放大器的非线性分析、性能参数、一般分类,论述了采用CMOS工艺进行功率放大器设计的机遇和挑战,并介绍了设计过程中常用的设计方法。然后基于不同工艺厂商提供的180nm CMOS工艺展开了针对4G移动终端应用的功率放大器芯片的研究。该功放工作频率为1.75GHz,输出端采用片外匹配的方式减小损耗,以提高功放效率,并且在Global Foundry 180nm工艺下的差分结构形式实现了26.2dBm的输出功率和30%的PAE。进一步的仿真发现,该功率放大器的单端结构形式在TSMC 180nm和IBM 180nm SOI工艺下,性能可得到进一步提升。最后本文实现了一款针对5G集成收发前端的基于TSMC 65nm CMOS工艺的功率放大器模块设计。该功放工作在38GHz频段,以较小的芯片面积与其它模块集成,实现了真正意义上的发射机系统Soc。(本文来源于《电子科技大学》期刊2018-03-28）
吴雨桐[8]（2018）在《CMOS射频集成电路中的关键电源技术研究》一文中研究指出随着电子科学技术的发展,移动电子设备的普及,以及可穿戴电子行业的持续升温,电子系统朝着小型化、一体化和集成化的方向发展。作为电子系统最基本的功能,电源管理技术也因此获得了广泛的关注。而随着人们对移动电子设备小型化便携化需求的增加,片上电源管理技术逐渐成为了国内外的研究热点。本文对片上线性稳压技术进行了详细深入的研究,介绍了针对片上线性稳压器环路稳定性和瞬态响应性能的优化结构,这些优化结构对于提高片上线性稳压器的稳定性和瞬态响应精度有着重要的意义。本文首先指出了线性稳压器作为射频集成电路的电源管理模块的重要性,简要介绍了其基本工作原理,给出了几种常见的拓扑结构,对比分析了各结构的优点和缺点。然后根据本文所选的线性稳压器拓扑结构,对稳压器环路内的各个模块包括基准电压源、误差放大器和串联传输元件等进行了简要的分析介绍。详细讨论了线性稳压器的包括压差电压、静态功耗和效率、线性调整率和负载调整率、整体精度和瞬态精度以及噪声和电源纹波抑制在内的各个性能指标。紧接着,针对片上集成的线性稳压器,分析了其环路稳定性和瞬态响应性能,同时分别给出了几种可实现性能优化的电路结构。最后,基于所介绍的环路稳定性和瞬态性能优化策略,本文设计了一款无需片外电容的全片上集成线性稳压器。采用65nm CMOS工艺进行了实际电路设计、流片和芯片测试。实际测试结果表明,这款线性稳压器的输出精度高,并可实现宽负载电流范围内的环路稳定性以及优良的瞬态响应性能。本文所设计的LDO线性稳压器输入范围为从2.0V到3.0V,恒定输出1.8V。在输出满载的条件下可实现约200mV左右的低压差。同时稳压器所要求的最小负载电流仅约为100μA,并且在负载电流满输出范围变动的条件下,输出电压抖动均小于80mV。在最低负载电流条件下,稳压器的地电流在常温下可低于40μA。同时,该线性稳压器也具有优良的线性调整和负载调整特性,在此条件下其低频电源纹波抑制比也可达到约64dB。(本文来源于《电子科技大学》期刊2018-03-28）
黄林锋[9]（2017）在《雷达射频集成电路的发展及应用》一文中研究指出本文概述了雷达射频集成电路技术的特点,是一种以半导体和射频电路技术为基础,一种集信号放大、数据传输和转化功能为一体的技术,并从其发展与演变切入进行研究,探讨了目前常用的几种雷达射频集成电路的发展成果及其应用状况。(本文来源于《山东工业技术》期刊2017年24期）
张旺[10]（2017）在《应用于相控阵收发组件的射频微波集成电路设计探讨》一文中研究指出微波单片集成电路作为电子技术的重要组成部分,在各种电子设备当中发挥着重要作用,因此,微波单片集成电路已被广泛应用于各种高技术装备当中。本文首先介绍了射频微波集成电路应用于相控阵收发组件的设计优点,以Ga N工艺为设计基础,设计射频微波基础电路,最终达到了微波控制器件通过数字电平直接控制的效果。(本文来源于《数码世界》期刊2017年12期）
射频集成电路论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
对微波混合集成电路射频裸芯片表面封装工艺进行了研究。研究结果发现,通过对关键工艺点的控制,具有良好性能的EGC-1700无色防潮保护涂层可以实现在X波段的应用。对射频裸芯片的表面采用EGC-1700无色防潮保护涂层涂覆的低噪声放大器进行了湿热试验和高低温贮存试验,发现其关键指标如噪声系数曲线和增益曲线与试验前的走势具有较好的一致性。说明EGC-1700无色防潮保护涂层对X波段的射频裸芯片表面防护是有效的。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
射频集成电路论文参考文献
[1].张平.“射频集成电路设计”课程教学改革的新思路分析[J].课程教育研究.2019
[2].蒯永清,董昌慧,李益兵,沈磊,邱莉莉.微波混合集成电路射频裸芯片表面封装研究[J].电子工艺技术.2018
[3].毛军发.发展异质集成电路,提升射频电子技术[J].科技导报.2018
[4].刘沛,王健安,赖凡.军用射频集成电路技术发展趋势[J].微电子学.2018
[5].程理丽,周存,曹纯.雷达射频集成电路的发展及应用[J].中国新通信.2018
[6].张乐.CMOS射频集成电路衬底电磁干扰抑制的分析与设计[D].浙江大学.2018
[7].周铀.射频毫米波集成电路中功率放大技术研究[D].电子科技大学.2018
[8].吴雨桐.CMOS射频集成电路中的关键电源技术研究[D].电子科技大学.2018
[9].黄林锋.雷达射频集成电路的发展及应用[J].山东工业技术.2017
[10].张旺.应用于相控阵收发组件的射频微波集成电路设计探讨[J].数码世界.2017
论文知识图
