导读:本文包含了时序逻辑电路论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:时序,电路,逻辑,卡诺,状态,关系,寄存器。
时序逻辑电路论文文献综述
刘艳萍,昝国平[1]（2019）在《对数字电路中逻辑芯片相互通讯时的时序问题探讨》一文中研究指出数字逻辑电路的设计是一个较为复杂的过程,设计思路不仅要符合逻辑关系,还要考虑诸多实际因素,其中逻辑芯片之间在互相连接、互相通讯时出现的时序问题是我们不能忽略的一个方面.文章以实训室已实现的几个典型电路为例,详尽阐述了电路中确实存在的时序问题、产生原因及解决办法,这为以后设计实用性更强的电路奠定了实践基础.(本文来源于《太原师范学院学报(自然科学版)》期刊2019年03期）
冯清娟[2]（2019）在《时序逻辑电路的教学设计及其在Quartus Ⅱ中的仿真》一文中研究指出本文在对时序逻辑电路和Quartus Ⅱ软件进行简介的基础上,着重对时序逻辑电路的特点、分类和分析步骤等重点教学环节进行了分析,并利用Quartus Ⅱ软件对分频器,这种时序逻辑电路的重要应用进行了仿真,仿真结果与理论分析结果吻合。这种利用仿真软件分析电路的方法对引导学生的思维方式和提高数字电子技术课程的教学效率具有重要意义。(本文来源于《电子测试》期刊2019年16期）
王中宝[3]（2019）在《基于虚拟仪器的时序逻辑电路仿真实验平台设计》一文中研究指出基于虚拟仪器技术的时序逻辑,电路仿真实验平台对时序逻辑电路的基本实验进行了功能设计,同时进行了仿真过程演示。通过该平台的仿真演示,学生可直观地观察到时序逻辑电路的功能和运行状态的变化,该平台具有操作简单的优点。该平台的设计方法,是将学生引入"设计型实验"的一种有效途径。(本文来源于《南方农机》期刊2019年06期）
尚奥[4]（2018）在《基于粒计算的时序逻辑电路快速优化算法研究》一文中研究指出大规模集成电路分析与设计的核心问题之一是逻辑电路的优化。时序逻辑电路优化的任务之一是状态化简,即在保证电路设计要求的前提下,找到时序逻辑系统中具有相同逻辑关系的状态集合,通过状态的合并达到简化逻辑电路的目的。随着逻辑电路设计越来越复杂,时序逻辑电路的状态化简带来很大的挑战。粒计算作为一种能够处理海量数据和不确定信息的人工智能方法,近年来受到了广泛关注。本文尝试将粒计算理论与时序逻辑电路状态化简进行有效的结合。对于完全确定时序逻辑电路状态化简,首先定义了输出矩阵和次态矩阵,进而定义了初态标记矩阵和标记次态矩阵融合而成的系统矩阵,该系统矩阵能完整的反映电路系统的输出和次态情况。基于粒计算中的等价关系模型,最终完成完全确定时序逻辑电路的状态化简。该算法过程避免了矩阵的相乘运算和等价类之间的求交运算,化简效率大大提高。对于非完全确定时序逻辑电路状态化简,首先对状态粒进行标记,基于粒计算中的相容关系模型得到最大相容类集合;然后基于“核”相容类构建初始状态树,得到所有的最小覆盖;最后构建最小状态树验证最小覆盖的闭合性,若所有最小覆盖都不闭合,则能通过最小覆盖树有针对性的得到最优结果。最后,设计了一个时序逻辑电路状态化简系统平台,针对两种电路集成了不同的算法。对论文进行了总结,对接下来的研究方向进行了展望。(本文来源于《太原理工大学》期刊2018-06-01）
尚奥,裴晓鹏,吕迎春,陈泽华[5]（2018）在《基于等价关系的完全确定时序逻辑电路状态化简算法》一文中研究指出完全确定时序逻辑电路状态化简是指找到并合并逻辑电路中的等价状态,进而简化电路,提高电路安全性,节约硬件电路成本。电路状态化简的关键是依据等价关系找到电路中的最大状态等价类集合。针对此类问题,提出了一种基于等价关系构建状态转移系统矩阵进行状态化简的算法,并将粒计算理论中的分层粒化思想用于最大等价类集合的求取过程中。在定义输出矩阵和次态矩阵的基础上,根据输出矩阵对原始状态进行初级等价类的划分与标记,可以得到初态标记矩阵和次态标记矩阵,然后构建状态转移系统矩阵。利用等价关系将状态转移系统矩阵中相同的列进行合并,则完成一次对原始状态最大等价类的划分。根据迭代原则,等价类粒子由粗到细,直到分类不再改变时便得到最终的最大状态等价类集合。最后进行状态合并,得到最小化状态表。算法分析表明,该算法简单、准确、有效。(本文来源于《计算机科学》期刊2018年01期）
李文娟[6]（2017）在《基于仿真软件的时序逻辑电路模型设计研究》一文中研究指出依据现代可鳊程逻辑器件的设计要求,对传统与现代可编程逻辑器件设计流程进行研究,利用QuartusⅡ软件平台,运用D触发器及基本门电路实现4位并行输入、输出及右移位寄存器时序逻辑功能电路进行了详实的设计及仿真研究,达到了设计要求,实验表明,该设计是合理的.(本文来源于《泰山学院学报》期刊2017年03期）
马丁[7]（2017）在《卡诺图在时序逻辑电路设计中的应用》一文中研究指出在数字电路的分析与设计中,经常会用到卡诺图,因此,本文着重对时序逻辑电路设计中卡诺图的应用进行分析。首先,介绍建立卡诺图模型的方法,然后对卡诺图在时序逻辑电路设计中的应用方法进行讨论,最后探讨卡诺图的应用注意事项。文章对卡诺图初学者在学习中容易出现的误区进行总结与归纳,让初学者注意容易出现错误的地方,最终实现对卡诺图的熟练掌握与灵活应用。(本文来源于《科学大众(科学教育)》期刊2017年04期）
邓力[8]（2017）在《基于Keil时序逻辑和Proteus的电路仿真》一文中研究指出针对Proteus仿真液晶LCD1602出现的问题,对LCD1602技术手册中的读写操作时序图进行LCD1602相关引脚时序逻辑电平分析,通过Keil4的逻辑分析仪对程序中LCD1602的读写时序进行查看,根据逻辑分析仪的时序波型对液晶显示程序代码进行修改使程序符合LCD1602的读写时序要求,并使用Proteus的图表分析对电路程序代码执行时的电平进行查看,直观显示了程序在电路执行的过程。在嵌入式系统开发中使用Keil4时序逻辑及Proteus图表仿真,可以对软件及电路中出现的问题有针对性的分析,探索了使用Keil4的逻辑分析仪和Proteus的图表分析对程序执行时序进行分析的新方法。(本文来源于《实验室研究与探索》期刊2017年01期）
刘海成,邹海英,佟宁宁[9]（2016）在《异步信号的同步化逻辑时序及电路结构研究》一文中研究指出为实现异步信号接入同步时序逻辑电路,则需要通过异步信号的同步化电路将异步信号转换为可同步的时序,包括异步信号的采样、"准稳态"问题和异步信号的自动撤销等3个问题。文中给出了解决该问题的电路结构组成、3种同步化时序和5种具体的实现电路,为基于FPGA进行复杂系统设计提供异步信号解决方案。实际测试表明,系统具有稳定性好和结构简单等特点。(本文来源于《黑龙江工程学院学报》期刊2016年05期）
张凯英,张裕,陈泽华[10]（2016）在《基于粒计算的完全确定时序逻辑电路状态化简算法》一文中研究指出状态化简是指通过一定算法消除时序逻辑电路中的冗余状态,进而降低电路复杂性、减少功耗和提高系统可靠性.完全确定时序逻辑电路指是指输出和次态不存在不确定状态的电路,其状态化简的本质是根据等价关系,寻找最大状态等价类的过程.本文将粒计算理论应用到传统的状态化简问题中,提出基于粒计算的状态化简算法.在定义输出矩阵和状态转移矩阵基础上,根据迭代原则,从粗粒度到细粒度,利用等价关系对论域元素持续进行分层粒化,直到分类不再改变得到所需的最大等价类(粒子).实验结果与分析表明,该算法准确有效.(本文来源于《小型微型计算机系统》期刊2016年08期）
时序逻辑电路论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文在对时序逻辑电路和Quartus Ⅱ软件进行简介的基础上,着重对时序逻辑电路的特点、分类和分析步骤等重点教学环节进行了分析,并利用Quartus Ⅱ软件对分频器,这种时序逻辑电路的重要应用进行了仿真,仿真结果与理论分析结果吻合。这种利用仿真软件分析电路的方法对引导学生的思维方式和提高数字电子技术课程的教学效率具有重要意义。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
时序逻辑电路论文参考文献
[1].刘艳萍,昝国平.对数字电路中逻辑芯片相互通讯时的时序问题探讨[J].太原师范学院学报(自然科学版).2019
[2].冯清娟.时序逻辑电路的教学设计及其在QuartusⅡ中的仿真[J].电子测试.2019
[3].王中宝.基于虚拟仪器的时序逻辑电路仿真实验平台设计[J].南方农机.2019
[4].尚奥.基于粒计算的时序逻辑电路快速优化算法研究[D].太原理工大学.2018
[5].尚奥,裴晓鹏,吕迎春,陈泽华.基于等价关系的完全确定时序逻辑电路状态化简算法[J].计算机科学.2018
[6].李文娟.基于仿真软件的时序逻辑电路模型设计研究[J].泰山学院学报.2017
[7].马丁.卡诺图在时序逻辑电路设计中的应用[J].科学大众(科学教育).2017
[8].邓力.基于Keil时序逻辑和Proteus的电路仿真[J].实验室研究与探索.2017
[9].刘海成,邹海英,佟宁宁.异步信号的同步化逻辑时序及电路结构研究[J].黑龙江工程学院学报.2016
[10].张凯英,张裕,陈泽华.基于粒计算的完全确定时序逻辑电路状态化简算法[J].小型微型计算机系统.2016
论文知识图
