导读:本文包含了微体系结构论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:体系结构,处理器,微处理器,多核,程序,微结构,模型。
微体系结构论文文献综述
薛瑞,苗福涛,叶笑春,孙凝晖,徐文星[1]（2018）在《面向处理器微体系结构评估的高通量MicroBenchmark研究》一文中研究指出基准测试程序是评估处理器微体系结构设计的重要手段,然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此,针对高通量应用的特征,提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先,提出一种基于应用特征的高通量应用分类方法,并基于此分类方法对高通量应用中的Workload进行分类.其次,针对高通量应用的特征,提出了一种基于线程的作业处理节点并行化模型,基于此模型完成了HTCMicroBench的设计和实现.最后,从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTCMicroBench进行实验评估;并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估,高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTCMicroBench能够准确刻画高通量应用的特征,并对面向高通量应用的处理器微体系结构的设计进行有效的测评.(本文来源于《计算机研究与发展》期刊2018年07期）
彭会成[2]（2016）在《基于微体系结构特征的恶意软件检测》一文中研究指出技术革新日新月异,恶意软件攻击方式和实现复杂度在不断提高。基于静态的签名验证方法已不能满足恶意软件的检测需求,基于软件行为的恶意软件检测方法也带来了很大的性能开销。学术界最近的工作论证了利用硬件性能计数器进行恶意软件检测的可行性。本文提出在硬件层加入一种收集和分析微体系结构特征的恶意软件检测器用来实时的检测正在运行的软件。相比传统的恶意软件检测方法,基于硬件的恶意软件检测不仅降低了系统的性能开销,而且具有较好的检测能力。本文从VirusSign网站上下载相关的恶意软件样本集,使用VirusTotal工具对恶意进行筛选和分析,挑选了适合实验的恶意软件样本。本文通过Lasso特征选择算法筛选出了6个微体系结构特征,然后在R语言平台上使用了四种机器学习算法训练出不同的分类器模型,这些算法分别是逻辑回归、决策树、支持向量机和人工神经网络。从实验中得出的结果是训练出来的分类器模型具有很高的分类效率,四个分类器平均可以正确识别93.8%的恶意软件,并且只有6.1%的正常程序被归类为恶意软件。另外,深度学习和BP神经网络的实验对比表明微体系结构特征的粒度已经可以非常好的用来识别恶意软件。因此,基于微体系结构特征的恶意软件检测问题不必使用深度学习模型。本文最后分析了分类器模型的性能和硬件实现复杂度,在分类效果和实现复杂度之间权衡比较,选取了逻辑回归算法设计硬件实现的方案。(本文来源于《天津大学》期刊2016-11-01）
姜春涛[3]（2016）在《面向多核微体系结构模拟的采样加速策略研究》一文中研究指出计算机微体系结构模拟在计算机体系结构设计过程中扮演了重要角色。无论在工业界还是学术界,微体系结构模拟都是设计中必不可少的技术,因为设计者们需要利用该技术去探索广阔的设计空间,评估大量的设计方案,从而接近或达到最优设计。遗憾的是,几十年来,模拟速度缓慢一直是该技术的瓶颈,令设计者们如鲠在喉。当计算机进入多核／众核时代,模拟速度缓慢的问题更加突出,其原因大致有二：(1)结构部件更多且设计更精细的多核系统带来了更庞大的设计空间需要探索;(2)为了对多核／众核系统进行更好的评估验证与压力测试,规模更大且更复杂的多核多线程基准测试程序需要模拟。所以,多核微体系结构模拟加速的研究具有重要的学术意义与应用价值。采样模拟是一种普遍流行并被广泛使用的有效模拟加速策略。该策略通过模拟精心挑选的小部分程序样本来推断整个程序在系统中的运行性能,从而大幅缩短模拟评估周期,提高设计方案验证速度。目前,面向单核系统的采样模拟加速技术已经比较成熟。该技术依据程序运行过程中的动态指令数选取样本,例如,一个样本通常被定义为固定数量的指令。因此,该类技术叫作基于指令的采样模拟加速技术(Instruction-Based Sampling, IBS)。然而,当面向多核系统的模拟时,IBS技术效果不佳甚至会导致错误的评估,原因是多核多线程测试程序在运行过程中线程之间的同步交互会造成其运行时动态指令的数量具有不确定性,导致IBS技术失去其应用的基本原则。所以,一种基于程序执行时间的采样模拟加速技术(Time-Based Sampling, TBS)应运而生。不同于IBS, TBS技术通过选取固定长度的执行时间作为样本进行采样模拟,可以更好地完成多核系统运行多线程测试程序的性能评估。然而,相比于传统的IBS, TBS技术远未成熟,面临样本精确选择困难,单一采样策略效果不佳,功能预热代价较大等诸多具有挑战性的问题。针对这些问题,对面向多核微体系结构模拟的TBS技术展开深入的研究。首先,针对TBS技术的样本精确选择困难问题,提出利用多线程基准测试程序的分形行为来指导样本选择的采样策略PCantorSim。PCantorSim规避传统样本选取策略中的复杂预处理过程,提升了采样效率并具有广泛适用性。具体来说,PCantorSim发现多线程基准测试程序在执行过程中除了具有阶段性的周期行为之外还存在自相似性的分形行为,即程序的运行时行为特征在不同的时间尺度下的观察结果具有自相似性。基于这个发现,提出的PCantorSim采样策略可以快速精准地选取具有代表性的样本片段,大幅缩短采样模拟时间。在对PCantorSim的测试评估中,将多核基准测试程序集PARSEC中的程序运行在模拟的8核系统上,相比于未采样的全详细模拟,PCantorSim采样模拟的模拟速度提高了20倍,且测试程序的平均执行时间预测误差仅为5.3%。其次,针对单一采样策略难以充分发挥TBS的技术优势问题,提出基于分段-分形的多层采样策略THS (Two-level Hybrid Sampling). THS通过对TBS技术中多个单一采样策略的详细分析对比揭露了一系列之前尚未发现的现象。例如,(1)相比于预测详细模拟阶段的IPC (Instructions Per Cycle),准确预测快速模拟阶段的IPC更为重要；(2)快速模拟阶段的IPC预测准确性由样本选取策略以及快速模拟IPC预测算法共同决定；(3)当选取的样本片段长度较小时,基于分形的采样策略(Cantor Sampling)更准确,而当选取的样本片段长度较大时,基于分段的周期性采样策略(Periodic Sampling)更准确：(4)随机采样策略(Random Sampling)不适合应用到TBS技术中。基于这些发现,THS精心设计了基于分段-分形的多层采样策略,可以利用不同单一采样策略的优点并规避它们各自的缺点,从而更好地发挥TBS技术的性能评估准确性和模拟速度加速比优势。实验评测结果表明,THS的程序平均执行时间预测误差为4%,模拟速度加速比为40倍。对THS进一步地评估表明,它还有较高的跨微体系结构评估准确性,可以有效指导多核微体系结构设计方案的选择。最后,针对TBS技术中功能预热代价大的问题,提出实时在线的功能预热加速机制SOL (Shorter On-Line Warmup)。SOL机制采用两阶段预热设计,首先第一阶段的Prime策略选取适当长度的功能预热模拟片段,然后在第一阶段选取的预热片段内再实施经过扩展优化的NSL (No-State-Loss)预热策略,从而减少功能预热代价且保持较好预热效果。通过对SOL参数的探索调优,确定合理的功能预热参数组合,达到性能评估准确度以及模拟速度加速比的有效均衡。实验结果表明,SOL机制具有广泛适用性,可以集成到现有的多个TBS策略中,快速预热采样模拟中的功能部件,并在保持模拟精度的前提下提高模拟速度加速比。(本文来源于《华中科技大学》期刊2016-05-01）
尹一笑,章隆兵,肖俊华[4]（2014）在《高可靠处理器微体系结构设计空间的快速搜索》一文中研究指出同一个程序运行在不同微体系结构配置的处理器上时,不同处理器的软错误率通常会有非常大的差别。所以,为了设计高可靠处理器,对处理器微体系结构设计空间进行搜索,选择出高可靠的配置,是至关重要的。然而,目前的处理器软错误率预测方法忽视了执行程序的影响,导致微体系结构设计空间搜索仍然需要大量周期精确的模拟。因此,本文提出了基于同时考虑程序固有特征(与微体系结构无关的程序特征)和处理器微体系结构配置而构建的统一的软错误率预测模型的设计空间快速搜索方案。该方案对新程序或新处理器配置都不需要额外的周期精确的模拟就可以准确预测软错误率,从而极大地缩短了高可靠处理器微体系结构设计空间的搜索时间。对SPEC CPU2000基准测试程序的实验结果表明,与基于反应构建软错误率预测模型的方案相比较,该方案搜索高可靠处理器微体系结构设计空间所需的模拟时间减少了99.8%。(本文来源于《高技术通讯》期刊2014年09期）
肖灿文,戴泽福,张民选[5]（2013）在《新型适应性路由器微体系结构研究》一文中研究指出路由器芯片是互连网络的核心部件。介绍一种支持完全适应性维度气泡路由的新型路由器微体系结构。针对维度气泡完全适应性路由算法的特点,优化设计了路由器的输入缓冲以及仲裁开关逻辑。采用DC工具评估了新型路由器的面积以及延迟。实验结果表明,相对基于Duato方法的适应性路由器芯片,新型路由器芯片更容易获得更高的主频。(本文来源于《计算机工程与科学》期刊2013年11期）
王宇,刘宏伟[6]（2013）在《基于FPGA的微体系结构验证平台》一文中研究指出构建了一种针对不同微体系结构的功能验证硬件平台,该平台以FPGA芯片为核心;同时设计了与该平台相适应的微体系结构性能分析软件并介绍了该软件的具体功能;研究了开源软核处理器OpenRISC的微体系结构,将该软核处理器移植到现有开发板上并在开发板上对其进行了评测,从而验证了该微体系结构验证平台的基本功能。(本文来源于《智能计算机与应用》期刊2013年03期）
刘勇[7]（2013）在《嵌入式处理器的微体系结构优化》一文中研究指出生产工艺的不断进步以及新兴应用程序的要求不断驱动着处理器性能的飞速提升。然而嵌入式处理器面临着新的挑战：一方面,存储器与处理器的性能差距不断制约着处理器的整体系统性能；另一方面,大量新应用的高精度浮点要求对处理器设计提出了新的需求。本文通过分析应用特性,采用数据预取优化处理器存储系统,并设计浮点单元加速处理器数据处理。主流的预取机制设计和配置并不适用嵌入式处理器：过于激进的预取策略会干扰处理器正常访存行为；复杂的预测和控制机制会消耗大量功耗和面积。本文设计了一种基于流信息表的可变步长流预取机制。通过优化的最小差值法对数据流进行判定和过滤,降低电路设计复杂度；同时通过设置预取缓冲降低高速缓存(cache)端口冲突率；并对预取数据采用单独的cache替换策略,弥补因为cache的污染对预取效果造成的负面影响。NoCOP硬件模拟平台仿真结果显示,针对EEMBC和SPEC2006测试集,本文的流预取机制相较于无预取时,平均性能提升比例为4.3%,性能最大提升16%；相较于MSP (minimum delta prefetching)机制,平均性能提升10.5%；面积增加3.5万等效门,总功耗增加30.1mW。目前大多数预取机制并不能同时兼顾流式和链式数据结构,且已有的链式预取机制存在着存储空间开销大或预取准确度低的问题。本文设计了集成流预取引擎和指针预取引擎的自适应多模式预取系统,根据处理器实时运行信息判断当前工作模式效率,并完成在流预取、指针预取和无预取二种模式下的切换调整。其中,我们设计的FCDP(filtered content directed prefetching)指针预取机制,通过基于偏移地址的过滤方法对CDP(content directed prefetching)机制进行准确率的优化,可以平均降低35%的预取发起数量。NoCOP硬件模拟平台仿真结果显示,针对EEMBC、SPEC2006和Olden测试集,预取系统与单独采用流预取和FCDP预取时分别提升11.7%和50.6%,能在预取效果不理想时及时关闭预取引擎,降低系统功耗。根据新应用大量的浮点数据,以及越来越高的精度要求,本文设计了适用于嵌入式处理器的浮点单元,用于加速浮点数据的处理。同时,提出了利用软件模拟器统计应用特性来指导RTL(register transfer level)级设计的方法实例。浮点单元设计采用load/store与浮点算术指令分开处理的方式,高度复用了原整型流水线的逻辑单元,并与整型流水线紧密耦合。实验与逻辑综合结果表明,浮点单元支持MIPS32单精度浮点指令集；在worst case下最大工作频率为495MHz,在typical case下最大工作频率为794MHz；面积增加24.8万等效门,功耗为88.3mW。(本文来源于《浙江大学》期刊2013-05-01）
王沁,王磊,罗新强[8]（2012）在《周期级精确的微体系结构模拟器开发环境》一文中研究指出为了提高开发高精度微体系结构模拟器的效率,设计了一种微体系结构模拟器开发环境uArch IDE。uArch IDE对处理器中的信号传递以及执行块进行抽象,通过调度算法模拟处理器硬件的并行行为。uArch IDE将模拟算法与用户自定义微体系结构相互独立使得开发环境与体系结构无关,并通过分析模拟器运行特征优化了在uArch IDE中开发的模拟器的执行效率。以MIPS 32处理器作为测试用例,uArch IDE生成的模拟器与Verilog建立的前仿模型进行比较,模拟器在模拟精度上达到周期级准确,模拟速度是后者的123倍。(本文来源于《系统仿真学报》期刊2012年11期）
薛英[9]（2012）在《乳铁蛋白通过OPG/RANKL/RANK系统提高去卵巢大鼠骨量和骨微体系结构》一文中研究指出目的：观察乳铁蛋白（Lactoferrin LF）对去卵巢大鼠骨密度和骨微体系结构的作用，探讨乳铁蛋白对绝经后骨质疏松的防治作用及其可能的作用机制。方法：6月龄雌性SD（Sprague-Dawley）大鼠随机分为假手术组（Sham）10只与去卵巢模型组（Ovx）60只，去卵巢大鼠再随机分为6组：骨质疏松模型组（Con组）[生理盐水2ml/(只·天)灌胃]、雌激素治疗组（E2）[0.1mg/（kg·周），肌肉注射]，不同剂量的乳铁蛋白治疗组LF_(1-4)：[0.01g/（kg·d），0.1g（/kg·d），1g（/kg·d），2g/（kg·d），灌胃]，每亚组10只。连续治疗24周后，采用微计算机断层扫描（Micro-CT）检查大鼠右侧股骨、第2-4腰椎骨密度和骨微结构参数，采用实时荧光定量聚合酶链反应（Real Time RT-PCR）检测大鼠股骨骨保护素（OPG），核因子kB受体活化因子配基（RANKL）的变化。结果：1.各组大鼠在乳铁蛋白干预前，体重无明显差异(均P>0.05)，大鼠去卵巢手术后，各组体重均有所增加，以Con组增加最快，乳铁蛋白干预6个月后，各组大鼠体重均明显升高，以Con组增加最多，差别有统计学意义(均P<0.05)，Con组大鼠明显重于Sham组和E_2组(均P<0.05)，不同剂量乳铁蛋白治疗组大鼠体重比Con组体重低，但无统计学意义(均P>0.05)。干预6个月后，Con组与Sham组、不同剂量乳铁蛋白干预组相比，皮下脂肪增多，肉眼见子宫皱缩，子宫重量下降，但均无统计学意义(均P>0.05)。2.乳铁蛋白干预6个月后，与Con组相比，LF组的L_(2-4)的BV/TV和Tb.N.明显升高，差别有显着性（均P＜0.01），LF_(2-4)组的Tb.Th明显升高（P＜0.01）；与Con组相比，Sham组、E_2组和LF治疗组的L_(2-4)的Tb.Sp明显下降，差异有显着性（均P＜0.01）3.各组大鼠治疗6个月后，Con组骨密度显着低于Sham组和E_2组，差异有显着性（P<0.01）；与较高计量的乳铁蛋白治疗组（LF_3和LF_4）相比，骨密度下降，差异有统计学意义（分别是P<0.05和P<0.01）；与较低剂量的乳铁蛋白干预组（LF_1和LF_2）相比，骨密度均值也略低，但无统计学意义（均P>0.05）。4.各组大鼠治疗6个月后， Con组RANKL mRNA相对表达量显着高于Sham组、E_2组(P<0.01)，也高于LF_(3-4)组（1g/kg/d和2g/kg/d），差别有统计学意义（P<0.01和P<0.05）；Con组OPG mRNA相对表达量明显低于Sham组、E_2组，差别有显着性(P<0.01)，低于LF_(3-4)组（1g/kg/d和2g/kg/d），差别有统计学意义（P<0.01andP<0.05）；Con组RANKL/OPG mRNA比率明显高于Sham组和E_2组(P<0.01)，与Con组相比，LF_(2-4)组（100mg/kg,1g/kg and2g/kg）RANKL/OPG mRNA比率明显下降，差别有显着性(P<0.01)。结论：1.成功建立去卵巢大鼠骨质疏松模型。2.乳铁蛋白可以增加去卵巢大鼠的骨量和改善其骨微体系结构，能够防治去卵巢诱发的骨吸收和丢失，对骨质疏松症可能有一定的防治作用。3.乳铁蛋白可能通过抑制RANKL mRNA水平，提高OPG mRNA水平，降低RANKL/OPGmRNA比率，促进成骨细胞的形成，抑制破骨细胞的生成、增殖和分化，从而抑制骨吸收，促进骨形成。(本文来源于《福建医科大学》期刊2012-06-07）
刘扬帆[10]（2012）在《硬件事务存储微体系结构及其验证研究》一文中研究指出随着集成电路技术的不断发展,依靠增加单核处理器结构复杂度与提高工作频率来提升微处理器性能的方法出现了收益递减现象。片上多处理器以其强大的线程级并行处理能力,高效的资源利用率,良好的设计扩展性成为微处理器设计发展方向。片上多处理器技术带来的核间数据交换与存储层次结构的变化,直接影响到处理器芯片的性能和编程模式。因此,多核共享存储机制和线程并行编程机制的研究成为提高多核结构效能的关键问题之一。事务存储正是为了解决多处理器共享存储并行编程困难问题而提出的,利用事务的原子特性进行编程,程序员只需关注哪里需要添加原子性操作,而不是怎么保证这样的原子性,从而降低了并行编程的难度。本文从系统角度综合考虑硬件事务存储的发展趋势与面临的挑战,重点研究处理器硬件事务存储微结构,支持高速缓存一致性与事务存储的存储结构及其片上多处理器系统仿真验证平台。首先,针对硬件事务存储结构进行逻辑实现的发展趋势,本文提出一种基于嵌入式处理器微体系结构进行的硬件事务存储扩展设计方法。融合处理器流水线与存储结构,采用模块化的结构设计,探索事务存储结构对处理器微体系结构及关键路径的影响。我们主要针对处理器存储执行单元、流水线控制单元以及指令译码单元进行修改扩展设计,并且通过设计事务存储硬件指令,为软件人员提供事务并行编程接口。逻辑综合结果表明,硬件事务存储微结构扩展设计,在片上存储单元配置占总面积65%的嵌入式处理器基础上,共增加21%面积与18%功耗开销,而不会改变处理器的关键路径,对处理器结构影响较小。为硬件事务存储在处理器微结构上进行逻辑实现提供解决方案。其次,针对锁同步机制与事务存储机制并存现状,本文提出一种支持高速缓存一致性与硬件事务存储的TMESI目录协议。在嵌入式处理器结构上,通过数据缓存状态标志位的扩展,以及存储流水线控制单元的设计优化实现对TMESI协议的支持。利用片上互连网络设计构建同构8核共享存储架构实验平台。使用数据库类型的售票系统微程序以及科学计算核心算法程序,分别采用锁同步机制与事务存储机制进行编程,实验结果表明,TMESI协议的事务存储机制相比于普通事务存储机制,对于不同特性的应用程序有1%～17%的性能提升。对于售票系统这类数据依赖关系不明确的程序,事务存储能够发挥其推测执行的优势,相比于锁同步机制具有更好的并行性能；而对于具有明确数据依赖关系的科学计算核心算法程序,粗颗粒度锁同步机制与事务存储机制的性能基本相当,而细颗粒度锁相比事务存储并行性能表现更好,最多能够有14%的性能提高。最后,针对规模日益扩大的片上多处理器系统对于仿真验证工具的仿真速度、准确性与扩展性要求不断提高的需求,本文提出基于多片FPGA的硬件验证平台设计。根据所设计的基于片上网络互连的多核系统特点,采用将处理器与片上互连网络分开映射到不同FPGA的划分映射验证方式,能够实现FPGA之间的并行数据传输,从而避免了多数已有验证平台在FPGA间采用时分复用或串行方式进行数据传输所带来的仿真速度降低与修改目标系统微结构的弊端。验证平台使用高速串行接口进行互连扩展,可以支持大规模的系统验证开发,具有良好的扩展性。多个不同架构的片上多核系统进行实际映射验证及应用程序运行,处理器最高能够运行于108MHz,相比于软件仿真器可以达到104数据级的仿真速度提升。实验表明所设计的硬件验证平台可以极大地减少系统评估时间,在支持硬件结构的逻辑验证的同时,能够帮助相应的多核系统软件开发,对于存在多种设计选择的片上多核系统进行设计空间探索能够起到很好的辅助作用。(本文来源于《浙江大学》期刊2012-06-01）
微体系结构论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
技术革新日新月异,恶意软件攻击方式和实现复杂度在不断提高。基于静态的签名验证方法已不能满足恶意软件的检测需求,基于软件行为的恶意软件检测方法也带来了很大的性能开销。学术界最近的工作论证了利用硬件性能计数器进行恶意软件检测的可行性。本文提出在硬件层加入一种收集和分析微体系结构特征的恶意软件检测器用来实时的检测正在运行的软件。相比传统的恶意软件检测方法,基于硬件的恶意软件检测不仅降低了系统的性能开销,而且具有较好的检测能力。本文从VirusSign网站上下载相关的恶意软件样本集,使用VirusTotal工具对恶意进行筛选和分析,挑选了适合实验的恶意软件样本。本文通过Lasso特征选择算法筛选出了6个微体系结构特征,然后在R语言平台上使用了四种机器学习算法训练出不同的分类器模型,这些算法分别是逻辑回归、决策树、支持向量机和人工神经网络。从实验中得出的结果是训练出来的分类器模型具有很高的分类效率,四个分类器平均可以正确识别93.8%的恶意软件,并且只有6.1%的正常程序被归类为恶意软件。另外,深度学习和BP神经网络的实验对比表明微体系结构特征的粒度已经可以非常好的用来识别恶意软件。因此,基于微体系结构特征的恶意软件检测问题不必使用深度学习模型。本文最后分析了分类器模型的性能和硬件实现复杂度,在分类效果和实现复杂度之间权衡比较,选取了逻辑回归算法设计硬件实现的方案。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
微体系结构论文参考文献
[1].薛瑞,苗福涛,叶笑春,孙凝晖,徐文星.面向处理器微体系结构评估的高通量MicroBenchmark研究[J].计算机研究与发展.2018
[2].彭会成.基于微体系结构特征的恶意软件检测[D].天津大学.2016
[3].姜春涛.面向多核微体系结构模拟的采样加速策略研究[D].华中科技大学.2016
[4].尹一笑,章隆兵,肖俊华.高可靠处理器微体系结构设计空间的快速搜索[J].高技术通讯.2014
[5].肖灿文,戴泽福,张民选.新型适应性路由器微体系结构研究[J].计算机工程与科学.2013
[6].王宇,刘宏伟.基于FPGA的微体系结构验证平台[J].智能计算机与应用.2013
[7].刘勇.嵌入式处理器的微体系结构优化[D].浙江大学.2013
[8].王沁,王磊,罗新强.周期级精确的微体系结构模拟器开发环境[J].系统仿真学报.2012
[9].薛英.乳铁蛋白通过OPG/RANKL/RANK系统提高去卵巢大鼠骨量和骨微体系结构[D].福建医科大学.2012
[10].刘扬帆.硬件事务存储微体系结构及其验证研究[D].浙江大学.2012
论文知识图
