导读:本文包含了数字分接论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:数字,判决,自动机,状态,译码,复用器,信源。
数字分接论文文献综述
李奕聪,邵建龙[1]（2016）在《基于FPGA的数字分接器及同步复接器设计》一文中研究指出随着通信系统对数据传输容量和传输速率的要求越来越高,数字复接和分接技术在数字通信系统中的地位越来越重要,复接器和分接器成为通信系统中的基本器件,基于FPGA对其进行了建模和设计。用FPGA设计的分接器和复接器最大的优势是使用灵活,可以作为IP核集成到其他模块中,分接器和复接器的参数可以灵活调整。复接器是基于时分复用原理,把几路低速码流合并成合路高速码流,分接器是将合路高速信号还原成低速支路信号。用4路信号对复接器和分接器进行了测试验证,并给出了内部各个模块详细的时序图。测试结果表明,整个系统结构简单,处理延时小、工作效率高。(本文来源于《微处理机》期刊2016年03期）
单立超[2]（2013）在《遥测模块自动测试系统的数字分接器设计》一文中研究指出遥测模块自动测试系统主要用于对遥测模块的性能指标进行自动化综合检测，以提升遥测装置的快速研发水平。数字分接器作为遥测模块自动测试系统的主要组成部分，用来为自动测试系统提供数据源。本文首先介绍了自动测试系统的发展及组成及FPGA技术在现在电子技术的应用，之后介绍了遥测模块自动测试系统的组成，随后阐述了数字分接的原理，提出了数字分接系统的软硬件方案，把数字分接器为上位机机、下位机和硬件电路等叁个部分，分别从软、硬件两方面详细介绍数字分接各模块的设计过程并且对关键问题进行分析。最后介绍数字分接器在系统联调的情况及整个设计中出现的问题。在硬件方面采用硬件描述语言结合FPGA动态可重构的特点设计出利用数字锁相环原理的时钟提取电路、基于数字复接原理的帧同步电路和硬件控制器—SDRAM控制器。同时考虑到现代测试系统参数的复杂多变情况，设计的电路可以通过上位机对参数进行配置。文章给出了设计的部分代码和全部仿真结果。在软件设计方面，利用SOPC技术，在FPGA平台下构建Nios软核处理器，又利用Nios IDE自带μCOS实时操作系统并且移植TCP/IP协议栈实现了上位机和下位机的通信。课题最终设计完成的系统软硬件设计，可以完成编码模块的动态校准和精度测量。实际应用证明，数字分接器满足各项要求和指标，位同步模块能实现819.2K波特率时钟位同步时间在42微秒以内，帧同步能够实现8路数字信号和64路模拟信号子路还原所得数据误差在1%以内，缓存器模块能够实现数据100秒数据存储，数字分接模块能够完成多种编码格式数字分接。具有较高的自动化程度和可靠的性能。(本文来源于《北京工业大学》期刊2013-05-01）
相蔚蔚,陆佩忠[3]（2011）在《利用信源残留冗余实现高容错数字分接》一文中研究指出正确的数字分接是PDH数字群路信号信息还原的前提。在高误码信道环境下,为实现可靠通信,提出了利用信源残留冗余来实现高容错数字同步分接的改进算法。算法通过挖掘PDH数据最底层的PCM信号中所残留的冗余,根据码速调整对PCM残留冗余的影响,来增强码速恢复的判断依据。实验的仿真结果显示算法较为彻底地解决了群路分接的滑帧问题,在容错性和准确性上比ITU推荐的多数判决法有显着提高,且较低的计算复杂性使其易于用软硬件实现。由于揭示的规律在大容量PDH通信中是普遍存在的,因此提出的算法具有很大的实用性。(本文来源于《计算机工程与应用》期刊2011年02期）
相蔚蔚,陆佩忠[4]（2009）在《基于有限状态自动机的高容错数字分接算法》一文中研究指出在高误码信道环境下,为实现高速大容量同步通信,提出了一种高容错的数字分接算法。在此基础上,建立了有限状态自动机模型,并巧妙利用信道纠错译码的思想设计分接算法,以增强PDH信号码速调整状态的可预测性。实验的仿真结果显示新算法较为彻底地解决了群路分接的滑帧问题,在容错性和准确性上比ITU推荐的多数判决法有显着提高,且较低的计算复杂性使其易于软硬件的实现。由于文中揭示的规律在大容量PDH通信中是普遍存在的,因此提出的新算法具有很大的实用性。(本文来源于《电子技术应用》期刊2009年08期）
刘波[5]（2008）在《高容错预测算法在数字分接技术中的研究》一文中研究指出在信息截获的应用背景下,通信信道一般具有高误码率的特点。本文定位于在信息截获背景下的数字分接阶段的实时码速恢复问题的研究。为了解决该问题,本文分别从以下四个方面展开相关的研究工作。1.从数字复接技术原理出发,结合本文的研究课题,对码速调整和码速恢复的工作原理、工作过程以及相互之间的关系进行详细的分析,找出码速调整和码速恢复的内在联系和规律。2.通过对群路信号的码速调整进行大量的实验和统计分析,从实验的角度揭示出相邻帧之间码速调整的统计规律。3.在上述两方面的工作基础之上,根据相邻帧之间码速调整的统计规律,参考经典的译码算法思想,结合本文要解决的实际问题背景,充分利用先验统计规律和后验反馈概率的信息,对每一帧码速调整的决策充分考虑相邻帧的码速调整的状态,创造性地提出HERP算法和M-Viterbi算法来解决高误码率下的码速恢复问题。4.分别对HERP算法、M-Viterbi算法、多数判决法和有限状态自动机模型方法进行实验仿真。从算法的有效性、预测错误率、实时性和稳定性对以上四种算法分别进行比较和分析。通过以上四方面的工作,从而验证HERP算法、M-Viterbi算法在对于解决高误码率下的码速恢复问题的有效性。其中HERP算法对码速调整的预测正确率比国际电信联盟(ITU)推荐的多数判决法平均提高近十倍。(本文来源于《复旦大学》期刊2008-05-10）
张兴旺[6]（2007）在《基于FPGA的同步数字分接设计》一文中研究指出本文首先介绍了数字复接系统的基本原理,包括复接器和分接器。并且对于两路信号的同步分接处理进行了详细的设计说明。实际应用结果表明,系统工作稳定可靠,设计是成功的。(本文来源于《广西轻工业》期刊2007年10期）
刘宇,陈文艺[7]（2001）在《SDH中E1接口数字分接复用器的VHDL设计及FPGA实现》一文中研究指出介绍了SDH系统中的接口电路--数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现，可完成SDH系统接口电路中7路（可扩展为N路）E1数据流的分接和复用。该设计显示了用高级硬件描述语言VHDL及状态转移图作为输入法的新型电路设计方法的优越性。(本文来源于《电子技术应用》期刊2001年04期）
刘宇,陈文艺[8]（2001）在《SDH中E1接口数字分接复用的ASIC电路设计与实现》一文中研究指出介绍了用于SDH系统中E1接口电路———数字分接复用器的专用集成电路 (ASIC)的VHDL电路设计及FPGA实现。该分接复用器电路用纯数字同步方式实现 ,可完成SDH系统接口电路中 7路 (可扩展成N路 )E1数据流的分接和复用。该设计输入采用VHDL和状态转移图。(本文来源于《西安邮电学院学报》期刊2001年01期）
数字分接论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
遥测模块自动测试系统主要用于对遥测模块的性能指标进行自动化综合检测，以提升遥测装置的快速研发水平。数字分接器作为遥测模块自动测试系统的主要组成部分，用来为自动测试系统提供数据源。本文首先介绍了自动测试系统的发展及组成及FPGA技术在现在电子技术的应用，之后介绍了遥测模块自动测试系统的组成，随后阐述了数字分接的原理，提出了数字分接系统的软硬件方案，把数字分接器为上位机机、下位机和硬件电路等叁个部分，分别从软、硬件两方面详细介绍数字分接各模块的设计过程并且对关键问题进行分析。最后介绍数字分接器在系统联调的情况及整个设计中出现的问题。在硬件方面采用硬件描述语言结合FPGA动态可重构的特点设计出利用数字锁相环原理的时钟提取电路、基于数字复接原理的帧同步电路和硬件控制器—SDRAM控制器。同时考虑到现代测试系统参数的复杂多变情况，设计的电路可以通过上位机对参数进行配置。文章给出了设计的部分代码和全部仿真结果。在软件设计方面，利用SOPC技术，在FPGA平台下构建Nios软核处理器，又利用Nios IDE自带μCOS实时操作系统并且移植TCP/IP协议栈实现了上位机和下位机的通信。课题最终设计完成的系统软硬件设计，可以完成编码模块的动态校准和精度测量。实际应用证明，数字分接器满足各项要求和指标，位同步模块能实现819.2K波特率时钟位同步时间在42微秒以内，帧同步能够实现8路数字信号和64路模拟信号子路还原所得数据误差在1%以内，缓存器模块能够实现数据100秒数据存储，数字分接模块能够完成多种编码格式数字分接。具有较高的自动化程度和可靠的性能。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数字分接论文参考文献
[1].李奕聪,邵建龙.基于FPGA的数字分接器及同步复接器设计[J].微处理机.2016
[2].单立超.遥测模块自动测试系统的数字分接器设计[D].北京工业大学.2013
[3].相蔚蔚,陆佩忠.利用信源残留冗余实现高容错数字分接[J].计算机工程与应用.2011
[4].相蔚蔚,陆佩忠.基于有限状态自动机的高容错数字分接算法[J].电子技术应用.2009
[5].刘波.高容错预测算法在数字分接技术中的研究[D].复旦大学.2008
[6].张兴旺.基于FPGA的同步数字分接设计[J].广西轻工业.2007
[7].刘宇,陈文艺.SDH中E1接口数字分接复用器的VHDL设计及FPGA实现[J].电子技术应用.2001
[8].刘宇,陈文艺.SDH中E1接口数字分接复用的ASIC电路设计与实现[J].西安邮电学院学报.2001
论文知识图
