易万兵[1]2003年在《复合离子注入形成SOI结构及其结构和性能的研究》文中认为SOI(Silicon On Insulator)技术在军用、航天和商业领域都已取得突破性进展，但仍然存在一些问题。本论文主要研究氢氧共注入以降低SIMOX SOI圆片生产成本，和氮氧共注入形成新结构以提高抗总剂量辐照性能。 实验发现SIMOX SOI圆片的制备过程中引入氢离子，样品结构会产生比较大的变化。氢致缺陷的存在使成核速率变大，氢的存在加速氧的扩散速率，使得退火时氧的内扩散和外扩散同时增强，并促进氧沉淀的生长，从而导致埋层增厚。室温氢离子注入比高温注入增厚效应明显。实验中，我们得到了增厚10％的连续埋层，质量良好。加大氢离子注入剂量后，由于未相应调整退火工艺，样品埋层因退火不充分形成了一个增厚幅度从28％到161％的分布极广的富氧区域，埋层不连续。氢的不同剂量能量搭配对富氧埋层的分布和形貌都有影响。进一步适当调整注入条件和退火工艺，有希望得到具有可观增厚致密连续埋层的材料，这对降低生产成本有重要意义。 采用氮氧共注入形成新型SIMON SOI材料。通过大量不同注入条件和退火工艺的制备和测试分析，发现SIMON材料的结构对注入条件和退火工艺非常敏感，并找到了比较好的注入能量、剂量搭配以制备高质量的SIMON材料；氮、氧均有在界面处富集的趋势；对各种氮氧复合注入技术作了初步分析和比较，倾向采用注氧-退火-注氮-退火的制备方法。 从抗辐射原理出发认为SIMON同SIMOX一样具有天然的抗瞬态剂量率效应和抗SEU效应能力。对低剂量SIMOX圆片进行了抗总剂量辐照的实验。发现辐射对器件的漏源电流特性、转移特性和亚阈值漏电特性等电学性能影响很小。实验结果说明低剂量SIMOX圆片已经能初步用于抗辐射MOS器件的实际制作。对SIMON材料进行了抗总剂量辐照的实验，并与SIMOX材料进行对比。发现SIMON材料具有更优良的抗总剂量辐照能力。SIMON材料的优良抗总剂量辐照能力的主要原因是存在于埋层内部的大量断键。SIMON材料具有全面的抗各种辐射的优良能力，同时又具有SOI材料的各种优点，生产基本兼容于SIMOX材料，具有广阔应用前景。
何鹏[2]2015年在《Si基发光材料离子注入改性及其发光机理研究》文中指出硅(Si)和锗(Ge)是现代微电子技术的基石。然而,因其间接带隙性质,导致晶体Si和晶体Ge的光学跃迁必须借助声子辅助来实现,这不仅降低了Si和Ge材料的发光效率,还降低了其光电器件的响应速度。这些不利因素,使传统Si和Ge材料在光电集成和光互联领域的应用受到了极大的限制。离子注入技术是一种有效的光学材料改性手段,若匹配上适当的热退火工艺,可以使Si基体系材料获得遍布紫外到近红外光区域的强光致发光。因此,系统、深入地研究Si基材料离子注入改性和热退火工艺在该体系中诱导生成的光学缺陷和纳米晶团簇的结构及其发光机理,对实现同一片上光电集成和光互联具有极大的潜在应用价值。本论文围绕着低能量Ge+注入SiO2薄膜发光材料和Si+自注入绝缘体上硅(SOI)发光材料的制备及其光学特性展开了研究。探索了热退火工艺在Si基材料体系内诱导生成的光学缺陷和纳米晶团簇的结构及其的演变路径,从而调制了该体系发光。论文的主要工作内容和所取得的结果如下：1.低能量Ge+注入Si02薄膜的光学性能采用离子注入技术和快速热退火工艺,制备出埋藏锗纳米晶(nc-Ge)的二氧化硅(SiO2)薄膜,获得了丰富的紫外-可见光波段光致发光。通过研究这些发光在不同改性工艺(注入剂量、退火温度和退火时间)条件下的荧光特性阐明了各光发射的发光机理,以及探讨了这些发光中心的演变路径,从而实现对该体系发光进行精准的人工调控。注入剂量、退火时间和退火温度叁因素对薄膜的结晶性和发光性能的影响。这些研究对实现Si基光电集成和全色显示有着一定的指导意义。2.Si+自注入SOI结构的光学性能及表面形貌设计出新型夹具,实现了金属蒸汽真空弧离子源(MEVVA)离子注入机Si+自注入。配合灵活的快速热退火工艺,制备出可直接用于器件制备的SOI结构缺陷发光材料,获得了红光-近红外波段的光致发光。通过研究其荧光特性,阐明了部分发光峰的起源及光学团簇的演变机制,从而尝试对该体系发光进行精准的人工调控。并且,通过研究样品表面形貌,解释了其表面量子点的形成机理。这些研究对实现同一片上微电子与光电子集成和光互联有着一定的指导意义。
黄玮[3]2011年在《纳米SOI MOSFET器件性能仿真和新器件结构研究》文中研究表明集成电路不断向着高集成度的方向发展,伴随器件尺寸的缩小,短沟道效应对器件性能的影响也日益严重,成为制约器件进一步小型化的主要因素。为了实现更好的电路性能,抑制短沟道效应,主要从材料,器件结构等方面着手研究,对普通的MOS器件加以改进。SOI MOSFET具有良好的抑制短沟道效应的能力,同时还具备功耗低,抗辐照性能好,无闩锁效应等优良的特点。目前集成电路已经发展到22nm的节点,使用SOI器件来制作电路比普通的体硅CMOS电路有更大的优势这使其成为集成电路发展中最具前景的器件结构之一。为了使SOI器件更好的适应超大规模集成电路设计的要求,获得更优良的短沟道器件性能,许多新型结构的SOI器件不断推出。如采用两种不同功函数材料作为栅极的异质栅器件,利用两个栅之间形成的阶梯电势分布,可减小漏端峰值电场,能有效抑制短沟道效应。而通过沟道工程,在沟道中近源端注入较高的杂质浓度,形成Halo结构,也可能降低漏端电场,使短沟道效应对器件的影响减弱。本文在简要介绍SOI技术和制备工艺的基础上,主要从模型和结构的角度,针对小尺寸SOI器件特性进行研究和分析。为了获得更准确的器件模型以适应电路设计的需要,在第叁章中对异质栅单Halo沟道SOI器件提出了新的阈值电压模型,重点研究器件隐埋层中二维电势分布对器件性能的影响。基于泊松方程和拉普拉斯方程,根据电势分布连续性等边界条件,对硅膜和埋层中的电势分布求解。考虑隐埋层中二维电势分布的影响,分别求解沟道正背面阈值电压,并取两者中小值为最终器件阈值电压。新模型较好的展示了小尺寸器件各结构参数和器件阈值电压之间的关系,并通过使用Medici二维数值模拟软件对器件性能做了深入研究,验证了解析模型的准确性。研究和分析结果表明,小尺寸器件受埋层影响明显,埋层厚度越大,器件受短沟道效应和漏致势垒变低效应(DIBL)而出现的性能下降也越明显。另外,硅膜厚度以及栅介质层的厚度也会影响器件的短沟道特性:硅膜厚度和栅介质层厚度的增加,同样也会导致器件的短沟道特性和DIBL特性变差。第四章讨论小尺寸SOI器件结构的发展,考虑异质栅对器件的良好控制能力,进一步介绍了多栅SOI器件的结构和性能。在前一章研究器件结构参数对器件性能影响的基础上,提出了使用接地层(GP)的薄埋层和薄硅膜SOI器件(GP SOI)。薄埋层和薄硅膜能有效抑制短沟道效应,而使用GP掺杂层有可以改善由于硅膜掺杂浓度较低而引起DIBL特性恶化的情况。使用Medici软件定义器件结构,并对器件阈值电压随之沟道长度变化和漏端电压变化的情况进行仿真分析。最后提出并介绍了进一步优化器件性能的镜像GP掺杂SOI器件的结构。综上所述,考虑器件尺寸小型化的趋势,本文主要研究了一些能有效改善小尺寸SOI器件特性的新结构SOI器件。使用数学建模和模型仿真为手段,对器件的结构和性能进行了比较详尽的分析研究,希望可以为22nm节点以下的集成电路设计提供一定的指导。
李晨[4]2016年在《Si离子注入改性SOI材料的发光性质研究》文中进行了进一步梳理1958年,世界上第一个市售的商用集成电路面世,它是一个仅仅包含有几个晶体管的硅(Si)芯片。目前为止,经过半个多世纪,集成电路的规模朝着超大规模集成电路(ULIC)的方向不断发展,为了和现有的CMOS工艺相集成,Si仍然是集成电路的首要选择。但是,对比有高发光效率的Ⅲ-Ⅴ半导体材料,Si的间接带隙性质极大地降低了其在室温下的发光效率。如何提高载流子的辐射复合率,提高硅基材料的发光效率对微电子学和光子学的发展有着至关重要的作用。在纳米尺寸的Si结构中,量子限制效应的存在会增强载流子的辐射复合,同时抑制载流子向非辐射复合中心的扩散,从而提高发光效率。离子注入是Si器件制作过程中一项重要的工艺,通过控制注入能量和注入剂量并结合后续热退火处理,可在Si中形成相应的缺陷中心和硅纳米晶,可以使Si基材料实现从紫外到红外区域的有效光发射。由此可见,使用离子注入工艺结合热退火对硅基材料进行处理,并探究缺陷中心和纳米团簇结构的发光机理,是实现光电集成和光互连的基础。本文使用研究了低能量Si+自注入绝缘体上硅(S0I)发光材料的制备及其光学特性。并对热退火工艺在Si基材料体系内诱导生成的光学缺陷和纳米晶团簇的结构及其的演变路径进行了初步的探索。主要的工作内容和所取得的结果如下：1.Si+自注入SOI改性材料中发光中心性质的研究使用离子注入工艺将Si+注入到SOI衬底中,然后进行热退火处理,以在衬底中形成自填隙原子团簇,这些缺陷中心在近红外波段产生光发射。通过对不同退火温度和不同测试温度下的光致发光光谱的研究,构建了几种不同缺陷团簇的原子模型,来解释发光中心的起源,并探索了退火温度不同的条件下缺陷团簇的演变过程。这些实验结果在提高Si薄膜层发光强度方面有一定的指导意义。2.低能量Si+自注入SOI结构的可见发光的研究结合离子注入和退火工艺,对SOI进行低能量下的Si+自注入,在顶层Si中形成了纳米晶结构,实现了可见光范围的光致发光(PL)。使用Raman和PL测试方法对在注入过程中Si薄膜内形成纳米晶团簇进行了研究,分析不同退火参数(温度和时间)对Si纳米晶尺寸和结构的影响；同时通过AFM技术分析了离子注入和后续热处理对表层Si形貌变化的影响。
朱飞[5]2012年在《氮和氢离子注入单晶硅引起的损伤研究》文中认为高剂量气体离子注入单晶Si会在材料内部产生各种损伤，如气泡、板状缺陷、空腔、非晶化，经退火处理后还可以导致表面发泡、剥离等表面损伤。气体离子注入单晶Si引入的这些损伤在半导体器件中具有非常广泛的用途。由此，采用气体离子注入半导体材料研究辐照损伤及其应用引起了人们的日益关注。本论文采用N和H两种离子注入单晶Si材料，通过多种表面和微结构测试手段，详细地研究了H离子单注入、N离子和H离子联合注入Si样品退火后表面损伤形貌和内部微观缺陷的形成和热演变，同时还研究了N离子单注入及N和H离子联合注入单晶Si两层损伤，此外，基于实验研究结果对表面损伤形成机制和第二层损伤的成因进行了解释。具体研究内容及结果如下：（1）将190keV、剂量分别为510~(15)cm~(-2)和110~(16)cm~(-2)的N离子和80keV剂量为310~(16)cm~(-2)H_2离子联合注入单晶Si中，单H注入的样品作为参考。注入后样品在氮气氛下进行300℃到600℃的1小时退火处理。采用光学显微镜(OM)、原子力显微镜(AFM)、横截面试样透射电子显微镜(XTEM)、微区拉曼散射(RSS)、正电子湮灭谱仪(PAS)详细地分析了表面损伤和内部缺陷的微观结构。结果表明：H单注入及N和H离子联合注入的两种样品表面发泡及剥离程度随退火温度升高而增强。与单H离子注入样品相比，低剂量N离子联合注入的样品表面损伤程度变化不大，而高剂量N离子联合注入导致了发泡和剥离增强。实验观测到剥离坑的深度和H离子的射程一致。微结构分析表明N注入区产生严重的损伤，局部出现非晶区，加H注入之后损伤减轻，出现大量板状缺陷，退火之后板状缺陷长大成微裂隙，最终导致表面发泡剥离。（2）实验研究观测到了190keV N离子注入单晶Si产生两层损伤。采用XTEM对两层损伤的结构进行了详细的表征。研究结果表明，N离子注入产生的第一层损伤分布在其射程附近，主要由空位团簇等缺陷组成；而第二层损伤分布在二倍射程之后，主要由{311}缺陷构成。后续的H离子辐照在第一层损伤层中产生了平行于表面的板状缺陷，同时使得两层损伤中间的过渡区域的结构恢复。结合注入产生的损伤和应力对第二层损伤带形成机制进行了探讨。
胡盛东[6]2010年在《SOI横向高压器件纵向耐压理论与新结构》文中提出SOI(Silicon On Insulator)即“绝缘体上的硅”被称为二十一世纪的硅集成技术,其独特的结构带来隔离性能好、漏电流小、速度快、抗辐照和功耗低等优点,充分发挥了硅集成电路技术的潜力,特别是SOI高压集成电路(High Voltage Integrated Circuit,HVIC)在未来空天抗辐照领域具有特殊作用,因而得以广泛发展和应用。SOI横向高压器件作为HVIC的基石,由于介质层阻止了其耗尽区向衬底层扩展,使得习用的器件纵向耐压仅由顶层硅和介质层承担。而因隔离和散热的限制,顶层硅和介质层都不能太厚,同时由界面处无电荷高斯定理,使得器件击穿时的介质层电场仅为硅临界场的3倍即100V/μm左右,远未达到实际常用介质材料如SiO2的临界场600V/μm,所以SOI横向高压器件纵向耐压较低,限制了HVIC的应用和发展,目前投入应用的还没有突破600V的瓶颈。对此,国内外众多学者进行了深入研究,当前工作主要集中在新理论模型和新器件结构两个方面。本文在对习用的SOI横向高压器件研究的基础上,围绕纵向耐压新理论、新模型和新器件结构进行研究。完善一个统一的纵向耐压新理论-介质场增强(ENhanced DIelectric layer Field,ENDIF)普适理论;首次建立一项新的电场模型-基于阈值能量经典雪崩击穿理论的硅临界击穿电场与其厚度定量关系模型;在ENIDF指导下提出两类电荷型SOI高压器件新结构-电荷岛型高压器件和复合介质埋层高压器件。第一,完善介质场增强ENDIF理论,是优化设计SOI横向高压器件纵向耐压的普适理论。该理论基于介质场临界化的思想,通过增强介质层电场而提高SOI器件的纵向击穿电压。根据包含界面电荷的高斯定理,ENDIF给出增强介质层电场的叁类技术:采用具有可变高临界电场的超薄顶层硅;引入低介电系数介质埋层;在介质层界面引入电荷。用ENDIF对现有典型纵向耐压结构进行理论上的概括与解释,并用以指导新的器件结构设计。ENDIF理论是新的高压SOI器件击穿电压终端理论,它突破了传统SOI横向高压器件的局限。第二,首次建立硅临界电场与其厚度定量关系解析模型。基于阈值能量经典雪崩击穿理论,选择计及阈值能量的电离率公式,首次推导出适用于厚、薄硅层的硅临界电场与其厚度以及适用于高、低掺杂的硅临界电场与其掺杂浓度的新定量关系模型,获得了超薄硅层或者超高浓度情况下远高于常规30V/μm的硅临界电场,并由此获得SOI高压器件的介质场与纵向耐压的统一解析模型。讨论纳米级超薄硅层的临界场与电离率弛豫关系半经典模型。最后将该研究方法推广应用于其他半导体材料及器件。第叁,在ENDIF指导下,提出两类新的电荷型介质场增强高压器件-具有界面电荷岛的系列高压器件和具有复合埋层的SOI高压器件。1)具有界面电荷岛的系列高压器件(Charge Islands,CI)。该类器件在介质层界面注入高浓度掺杂区,未耗尽高掺杂区内的电离杂质库仑力以及电场力的综合作用将在界面束缚电荷,利用界面电荷对介质场的增强作用和对顶层硅电场的削弱作用来提高器件耐压。主要包括:(1)界面电荷岛SOI高压器件(CI SOI),在5μm顶层硅、1μm介质层和60μm漂移区获得了606V的高压,介质场达582V/μm;(2)界面电荷岛部分SOI高压器件(CI PSOI),求解二维泊松方程推导此类结构纵向界面电场解析模型,获得631V高压,其最高表面温度分别比常规SOI和PSOI结构降低14.91K和7.66K;(3)改进型的界面电荷岛部分SOI高压器件(ICI PSOI),在80μm漂移区和20μm硅窗口上获得耐压663V的ICI PSOI,较相同尺寸CI PSOI提高85V,同时保持较低的自热效应;(4)基于ESIMOX技术的CI SOI高压器件,在2μm顶层硅、0.375μm介质层和15μm漂移区上获得了230V的耐压,远高于常规结构;(5)双面界面电荷岛SOI高压器件(DCI PSOI),获得了750V的耐压,高于相同尺寸下单面电荷岛结构的685V及常规SOI结构的206V。2)复合埋层的SOI高压器件(SOI with Composite Buried Layer,CBL SOI)。该类结构的介质埋层包含两层氧化层,两层埋氧之间填充多晶,利用两层埋氧承受耐压,且多晶硅下界面的电荷增强了第二埋氧层的电场,从而提高器件耐压。主要包括:(1)单窗口双埋层SOI高压器件(SWCBL SOI),该结构第一埋层开有一个硅窗口,获得865V的高压,高于相同尺寸常规SOI结构232V;(2)双窗口双埋层SOI高压器件(DWCBL SOI),该结构第一层埋氧层开有两个窗口,并且上下两个埋氧层相连。在20μm顶层硅、2μm第一埋氧层、1μm第二埋氧层和80μm漂移区上获得了1040V的高压,在保持高耐压的同时具有较低的自热效应。在对SWCBL SOI耐压机理研究的基础上,对其进行实验研制。详细设计实验方案,在2.5μm第一埋氧层、0.5μm第二埋氧层和80μm漂移区上研制了耐压达761V的SOI LDMOS器件,突破了实用SOI器件耐压不超过600V的瓶颈。
华磊[7]2012年在《基于器件数值仿真软件的薄层SOI高压器件设计》文中研究说明SOI (Silicon On Insulator)又称作绝缘体上的硅,具有独特的全介质隔离结构,以其高速,高可靠性,低功耗,抗辐射性等诸多优点被广泛应用于高压集成电路(HVIC:High Voltage Integrated Circuit)中。作为SOI HVIC中的核心器件,SOI横向高压器件由于纵向击穿电压较低而限制了其在高压功率集成电路中的应用。提高纵向耐压是一个重要的研究方向。TCAD (Technology Computer Aided Design)是一种半导体工艺模拟和器件模拟计算机辅助设计软件,可用于工艺、器件、电路的设计和验证等,是Ic设计和制造中不可或缺的工具。本文利用线性变掺杂技术设计了一种薄层SOI高压器件,所采用的SOl材料的顶层薄硅层的厚度为1.5μm,介质隔离层的厚度为3μm。从基本的PN结击穿原理出发,再到SOI击穿原理以及SOI RESURF (REduce the SURface Field)原理,通过数学推导,深入了解了器件的击穿特性及其耐压特点。所设计的SOI横向高压器件的漂移区采用线性变掺杂技术,从器件源区到漏区的掺杂浓度呈线性增加。本文介绍了两种数值仿真软件,分别为TSuprem-4和Medici。TSuprem-4主要是用于硅基集成电路和分立器件的制造工艺仿真。所涉及到的工艺主要包括：氧化工艺、光刻工艺、注入工艺、刻蚀工艺。Medici对势能场和载流子的二维分布建模,通过泊松方程和电流连续性方程获取特定偏置下的电学特性,求解并验证所设计器件的参数和性能,利用Medici仿真软件,求得了器件的关态击穿电压为490V,开态击穿电压300V,和阈值电压1.5V。
徐光明[8]2014年在《新型SOI D-RESURF LDMOS高压器件研究》文中研究表明绝缘体上的硅（Silicon On Insulator，简称SOI）高压集成电路（High Voltage IntegratedCircuit，简称HVIC）凭借其隔离性能优良、集成度高、响应速度快和抗辐照等优点得到了广泛的应用。而RESURF技术和场板技术是设计横向功率半导体器件的关键技术。DoubleRESURF（D-RESURF）技术能够在有效降低器件导通电阻的情况下，保持高的反向耐压。为此本文提出了两种SOI D-RESURF LDMOS新结构，并且借助TCAD工具对这两种器件结构从基本特性和工艺制备两方面进行了深入研究。首先，本文提出了一种具有P+区的SOI D-RESURF LDMOS。该器件的结构特点是在漂移区的中部引入一个与P-top层相连的重掺杂P+区。利用MEDICI软件研究了器件的基本特性，可知该结构能有效改善漂移区表面电场分布，能够同时获得高击穿电压与低的导通电阻，击穿电压提高了5%，同时比导通电阻降低了25.8%。且该结构还能降低器件性能对器件结构参数的敏感性，降低了工艺制备的复杂性。接着，本文提出了一种制造P+P-top漂移区结构的SOI LDMOS的标准CMOS兼容工艺来制备P+P-top SOI D-RESURF LDMOS，借助Athena工具并对工艺条件和工艺参数进行了优化设计。仿真结果证实了本文提出的工艺方案在设计P+P-top SOI D-RESURF LDMOS器件结构时的正确性。其次，本文提出了一种具有浮空场板的SOI D-RESURF LDMOS。该器件的结构特点是在器件靠近沟道处的正偏PN结的上面引入一无任何电气连接和偏置电压的浮空场板。利用MEDICI软件研究了器件的基本特性，可知该结构能有效改善漂移区的表面电场分布，获得高击穿电压与低的导通电阻。相比于常规的SOI D-RESURF LDMOS器件结构，相同结构参数下新器件结构的击穿电压提高了5%，同时比导通电阻降低了25.5%。且该结构还能降低器件性能对器件结构参数的敏感性，降低了工艺制备的复杂性。接着，本文提出了一种制造FFP结构的SOI LDMOS的标准CMOS兼容工艺来制备FFP SOI D-RESURF LDMOS，借助Athena工具并对工艺条件和工艺参数进行了优化设计。仿真结果证实了本文提出的工艺方案在设计FFP SOI D-RESURF LDMOS器件结构时的正确性。
杨寿国[9]2007年在《新型SOI LDMOS高压器件研究》文中进行了进一步梳理SOI (Silicon On Insulator)技术因其隔离性能好、漏电流小、速度快、功耗低和抗辐照等优点被誉为二十一世纪高速、低功耗的硅集成主流技术,是功率集成电路(Power Integrated Circuit, PIC )重要的发展方向。SOI高压器件是SOI高压集成电路的核心和关键,受到了国际上众多学者的关注。但是SOI器件因为耗尽层不能衬底扩展,有击穿电压低的缺点,由此本文从器件结构方面出发,提出了新的SOI LDMOS高压结构,并分析了其高压特性。主要工作如下:在分析SOI RESURF(REduced SURface Field )原理的基础上,推导了SOI器件获得均匀表面电场所满足的条件。通过求解全耗尽SOI LDMOS的泊松方程,给出了SOI结构满足的RESURF条件,与体硅结构相比要考虑到埋氧层对RESURF判据的影响。在此基础上推导了SOI器件获得均匀表面电场时,其结构参数所必需满足的条件,即漂移区浓度与特征厚度的乘积要呈一定的阶梯分布,由此分析得出了提高SOI器件横向耐压的几种可能的方法。研究了阶梯漂移区SOI结构。此结构将漂移区分成厚度由源到漏依次增加的区域,利用阶梯型漂移区对电场的调制作用改善表面电场分布,从而获得更高的横向击穿电压;利用二维器件仿真软件MEDICI详细分析了该结构的电场、电势分布,给出了该结构的结构参数对耐压及导通电阻的优化关系。仿真发现在该结构还有提高纵向耐压的效果;另外因为有更高的漂移区优化浓度,可以降低导通电阻。在埋氧层厚度1μm,漂移区厚度0.5μm时,该结构较常规SOI结构击穿电压提高了76%,导通电阻却降低了31.3%。在获得相同耐压的条件下该结构可以使用更薄的埋氧层,在一定程度上缓解了自热效应。研究了局域电荷槽SOI新型耐压结构。通过理论分析SOI器件纵向耐压机理,提出在埋氧层表面引入界面电荷的方法提高器件纵向击穿电压,并建立了具有界面电荷的SOI器件耐压模型。在此基础上提出通过在埋氧层表面引入局域电荷槽来改善SOI结构的纵向击穿特性。该结构在器件处于反偏状态时,电荷槽能抑制埋氧层界面处反型电荷的抽取,槽内将形成从源到漏浓度逐渐升高的界面电荷。该结构一方面通过使埋氧层电场提高来改善纵向耐压,另一方面也通过削弱表面电场峰值来改善横向耐压。然后详细分析了器件结构参数(漂移区长度、顶层硅厚度、埋氧层厚度、漂移区浓度)、槽形状参数(槽高、槽宽、槽壁厚、双面槽错位度)对击穿电压的影响规律,并进行了优化设计。最后提出了埋氧层的六边形刻槽图形结构,给出了该图形在各个方向都有电荷槽满足的条件,分析了当漏端取在不同位置时,在不同方向上的槽的分布状况及其对耐压的影响。
彭里[10]2013年在《SOI器件的总剂量辐照特性与加固电路设计技术研究》文中进行了进一步梳理绝缘体上硅(SOI)技术因为具有良好的抗辐照性能而得以长期应用在抗辐照领域。特别是自上世纪九十年代以来，随着SOI材料制造成本的降低及质量的大幅度提高，SOI技术在辐照环境下的应用更为广泛。但是其特殊的结构使得SOI器件的总剂量效应更加复杂，如何提高其抗总剂量辐照性能成为研究重点。本文首先对PD SOI NMOS器件进行了60Co γ射线总剂量辐照的实验测试，分析了器件辐照前后正栅和背栅晶体管的转移特性曲线及正栅输出特性曲线，研究了不同栅长及偏置状态对器件辐射效应的影响。结果表明，辐照后辐照感生界面态对短沟道器件的影响更大，最大跨导随辐照剂量而退化。受局部浮体效应的影响，短沟道SOI器件的寄生双极晶体管更容易被触发，输出特性的击穿电压更低。栅长影响SOI器件辐射效应还与辐照时的偏置状态有关。关态偏置下，短沟道SOI器件的背栅晶体管受电场影响其辐射效应更加严重。其次，通过ISE-TCAD器件模拟软件建立起二维SOI MOS器件，使用软件中的混合模式对常规反相器以及经过抗辐照加固改良后的反相器电路进行辐照仿真。仿真结果表明，经过上拉结构设计的反相器辐照后可以很好的保持反相器的输出逻辑高电平，二极管连接反相器则能够很好的保持开关阈值点的稳定。而两种结构级联组成的叁级缓存反相器对这两种特性的退化都有很好的抑制作用，具有良好的抗总剂量辐照性能。
参考文献：
[1]. 复合离子注入形成SOI结构及其结构和性能的研究[D]. 易万兵. 中国科学院研究生院（上海微系统与信息技术研究所）. 2003
[2]. Si基发光材料离子注入改性及其发光机理研究[D]. 何鹏. 云南大学. 2015
[3]. 纳米SOI MOSFET器件性能仿真和新器件结构研究[D]. 黄玮. 江南大学. 2011
[4]. Si离子注入改性SOI材料的发光性质研究[D]. 李晨. 云南大学. 2016
[5]. 氮和氢离子注入单晶硅引起的损伤研究[D]. 朱飞. 天津大学. 2012
[6]. SOI横向高压器件纵向耐压理论与新结构[D]. 胡盛东. 电子科技大学. 2010
[7]. 基于器件数值仿真软件的薄层SOI高压器件设计[D]. 华磊. 电子科技大学. 2012
[8]. 新型SOI D-RESURF LDMOS高压器件研究[D]. 徐光明. 南京邮电大学. 2014
[9]. 新型SOI LDMOS高压器件研究[D]. 杨寿国. 电子科技大学. 2007
[10]. SOI器件的总剂量辐照特性与加固电路设计技术研究[D]. 彭里. 西安电子科技大学. 2013
标签：金属学及金属工艺论文; 离子注入论文; 退火处理论文; 辐照论文; 电场论文;