导读:本文包含了数字频率合成论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:频率,数字,边带,发射机,可编程,门阵列,联锁。
数字频率合成论文文献综述
史经洲[1]（2018）在《基于时间平均频率直接周期合成数控振荡器的全数字锁相环设计与实现》一文中研究指出现代电子系统设计中,数字电路系统所占比例越来越大,其中锁频环和锁相环(Phase Locked Loop)作为时钟恢复电路和时钟频率合成电路的核心部件,在电子系统中,一直扮演着十分重要的角色,它的性能好坏直接影响到电子设备(雷达、导航、通信、信息处理、电力系统自动化、云计算等领域)的性能。模拟锁相环的抗干扰和抑制噪声的能力较强,但由于其使用了复杂的积分器和电容等结构,使得模拟锁相环不易于集成,限制了其在数字集成电路系统中的应用。而全数字锁相环具有可集成、低成本、低功耗和可靠性高等特点,现已成为锁相环技术的研究热点和发展方向[1],所以对全数字锁相环的研究是很有意义和工程价值的。本文研究了基于时间平均频率直接周期合成技术(Time-Average-Frequency Direct Period Synthesis,TAF-DPS)的全数字锁相环设计与实现,TAF-DPS是一种新兴的频率合成技术。其特点是频率粒度小,频率切换速度快,这使得TAF-DPS可以当作一种非常理想的数控振荡器(Digital Controlled Oscillator,DCO)来使用。它完全由数字单元构建,本文将它作为数控振荡器的核心部件,实现了真正意义上的全数字锁相环。本文所设计的全数字锁相环是一个强大的非线性系统。TAF-DPS DCO可以直接产生离散频率,整个环路工作在离散频率上,系统能够在时间平均频率(Time-Average-Frequency,TAF)的模式下实现了频率同步和相位同步。与传统的压控振荡器相比,TAF-DPS DCO的响应速度是可以量化的,这就通过计算得到环路的延迟时间,从而在数值上确定系统的响应时间。该全数字锁相环使用Verilog实现,并烧录到FPGA开发板上进行测试验证,这是全数字锁相环在时间平均频率概念上的一个成功案例。使用Verilog实现该设计,使得大量用户可以获取和使用,给系统设计人员提供了一个结构简单且功能强大的频率和相位跟踪工具,可以被用于许多应用之中。(本文来源于《浙江大学》期刊2018-03-01）
李林东[2]（2018）在《直接数字频率合成DDS架构及其应用》一文中研究指出随着数字技术在仪器仪表和通信系统中的广泛使用,产生了参考频率源产生多个频率的数字控制方法,即直接数字频率合成(DDS)。DDS是一种采样数据系统,必须考虑所有与采样相关的问题,包括量化噪声、混迭、滤波等。例如,DAC输出频率的高阶谐波会折回奈奎斯特带宽,因而不可滤波,而基于PLL的合成器的高阶谐波则可以滤波。此外,还有其它几种因素需要考虑。(本文来源于《集成电路应用》期刊2018年01期）
宿明洪[3]（2017）在《电视发射机数字频率合成电路的开发利用》一文中研究指出随着数字化播出系统的发展,数字电路和数字合成技术日渐成熟,数字电视发射机逐渐代替模拟电视发射机。转播台安装的GME11D13P型1KW数字电视发射机和美国Maxiva ULXT电视发射机,都使用了10MHz作为数字频率合成电路的基准频率,由此可以看出10(本文来源于《电子报》期刊2017-08-27）
齐英,蔡维[4]（2016）在《采用低端FPGA实现直接数字频率合成的优化设计技术研究》一文中研究指出直接数字频率合成是一种新型的技术,由于其具有较多的优点,被广泛应用在一些航空、计算机以及其他高技术含量的行业中。通过分析发现,现阶段由于这一技术较为高端,其他国家为了自身利益以及技术保密目的,并不会向我国进行这一方面的技术交流,这导致直接数字频率合成相关工程的完成不仅仅成本高,其技术要求也较高。这导致我国在这一方面的发展速度并不是十分的快速。因此,我们必须重视这一方面的发展。在此,根据实际情况,对采用低端FPGA实现直接数字频率合成的优化设计技术这一方面进行深入的研究。(本文来源于《科技展望》期刊2016年22期）
张凤君[5]（2016）在《基于余数系统的数字频率合成技术研究及实现》一文中研究指出直接数字频率合成器(Direct Digital Synthesizer,DDS)被广泛地应用于现代电子系统中,是电子通信系统数字化设计的关键部件。直接数字频率合成器被喻为众多电子系统的“心脏”,其重要性不言而喻。传统的数字频率合成器为了较好的输出波形性能需要较大的硬件规模,通常实现中仅取相位累加器输出的高位作为查找表的寻址信号,这导致了DDS的相位截短误差。针对此问题,本文分别研究了基于余数系统(Residue Number System,RNS)以及余数与代数整数量化(Algebraic Integer Quantization,AIQ)相结合的直接数字频率合成方法及实现结构,目的在于保证波形输出性能同时减少硬件资源,或在相同硬件资源消耗下提高输出波形的性能。本文首先利用余数系统各通道之间独立并行计算特性,将用于查找表寻址的相位信息进行余数化,使得传统DDS的查找表深度由N压缩至,大幅度减小查找表深度的同时提升系统运行速度,其代价是需要对查找表的输出进行乘加运算才能得到最终输出。为了提高乘加运算的性能,本文进一步将查找表的存储样点进行第二次余数化处理,以降低运算复杂度和提高运算精度。这种将相位或样点值进行余数化处理来压缩DDS存储空间的方法需要额外的乘加运算,但在高输出波形性能情况下具有较好的面积、时延性能。另一方面,为了进一步降低后续定点乘加运算中截位所带来的输出波形信噪比损失并提高DDS存储样点的精度,本文还进行了基于代数整数(Algebraic Integer,AI)表示的DDS设计方法研究。代数整数量化可以利用较小的整数向量来近似或完全等价地表示实数,其主要特点是在乘加运算中无精度损失。虽然代数整数的加法运算各通道是独立和并行的,但乘法运算却较复杂。为了改进代数整数量化乘法的问题,本文将代数整数和余数系统结合起来,以保持高精度运算的同时加法和乘法运算各通道间相互独立、并行。结合本文所提出的基于RNS的DDS结构,存储在查找表的样点值用代数整数表示可减少由后续乘加运算带来的额外开销。针对以上问题的研究,本文进行了基于余数系统、余数系统和代数整数相结合的直接数字频率合成器的算法和结构设计、硬件实现及性能分析。理论及仿真分析和基于ASIC的实现结果表明在一定条件下本文提出的直接数字频率合成器在保证相同输出波形性能的同时,能大幅度压缩存储空间并提升系统运行速度。例如,在归一频率分辨率为321 2、输出位宽为16bit、输出无杂散散动态范围(Spurious Free Dynamic Range,SFDR)约为108d B的条件下,本文提出的基于两通道余数系统的相位截短DDS的面积仅为相应的传统DDS的6%,时延性能也优于传统DDS。(本文来源于《电子科技大学》期刊2016-04-15）
张凯威,苗志英,施群雁,陈珊珊,汪红志[6]（2016）在《基于直接数字频率合成技术的核磁共振弛豫分析仪场频联锁电路设计》一文中研究指出为了研制一个稳定、高分辨特性的磁共振弛豫分析仪场频联锁系统,利用FPGA作为系统控制核心控制DDS电路,产生快速所需的调制射频信号。然后对锁场系统中发射单元,射频开关以及接收单元进行电路设计。最后,通过实验验证,整个锁场电路在3.268 MHz的频率下,能够激励氘核并产生磁共振信号,并且在接收单元中,能够将u W级的磁共振信号进行前置放大,使其达到330 m W,便于FPGA处理。本系统对将来研制高性能弛豫分析仪有重要的参考意义。(本文来源于《生物医学工程研究》期刊2016年01期）
朱远建,张华[7]（2016）在《基于数字频率合成算法的硬件PWM模块设计》一文中研究指出针对伺服电机的控制问题,对控制伺服电机的脉冲发送模块、计数模块、加减速模块进行了研究。通过分析脉冲信号产生过程,提出了一种基于FPGA的宽调频范围的脉冲产生方法。该方法采用数字频率合成算法,通过硬件描述语言Verilog HDL实现该算法的逻辑,并利用Quartus II仿真软件对所产生脉冲信号和加减计数模块进行仿真测试。在伺服电机控制平台上进行测试验证,研究结果表明该算法生成的脉冲频率可调范围为1 Hz~25 MHz,在整个脉冲段的波动不超过一个时钟周期。该脉冲发送模块具有脉冲输出均匀稳定、分辨率高、调频范围广的优点,可以满足多种伺服控制要求,为伺服电机提供稳定的控制脉冲,具有一定的应用前景。(本文来源于《机电工程》期刊2016年01期）
刘晓东,郝彬,张俊[8]（2015）在《基于直接数字频率合成芯片的信号发生器设计》一文中研究指出电子测量对信号源频率准确性、稳定性的要求越来越高。为满足某型产品对信号源高精度的要求,研发一种基于直接数字频率合成(Direct Digital Synthesis,DDS)技术的多功能、高精度信号发生器。频率合成采用精度高、稳定性好的AD9854芯片,逻辑控制采用可编程器件EPM7128STC100,DDS模块的输出信号经AD7111芯片进行调理。试验表明,该系统具有输出频率范围宽、分辨率高、转换速度快、工作稳定等特点,满足某型产品测试要求。(本文来源于《舰船科学技术》期刊2015年12期）
孙月[9]（2015）在《基于直接数字频率合成技术的信号发生器设计》一文中研究指出信号发生器,是一种可以提供各种频率、波形和输出电平信号的设备。作为一类重要的电子仪器,它极大地提高了使用者的工作效率,也得到了众多科研工作者的重视,在通信、电子对抗、导航及仪器仪表等领域都有着广泛的需求和发展前景。第叁代频率合成技术------直接数字频率合成技术(Direct Digital Frequency Systhesis,DDS),是一种以全数字化的方式实现频率合成。在频率转换时间、频率分辨率、相位连续性、相对带宽以及集成化等诸多性能参数方面都远远超越了传统频率合成技术的水平。随着高速大规模集成电路和数字信号处理技术的发展,DDS技术优越性越来越明显,得到大规模的应用和推广。本课题研究的信号发生器是基于DDS技术实现的,主要的工作内容如下:对本设计中采用的DDS技术进行了深入的分析,分别从DDS的基本原理、基本结构、以及非理想频谱的产生因素等方面进行阐述,并在此基础上,提出了基于DDS技术的信号发生器的系统架构,并对其各个模块功能进行简要描述。在相位累加模块,累加器的速度直接决定系统的整体性能。为了提高工作效率,在相位累加功能模块,引进了“流水线”结构。针对传统“流水线”的硬件实现面积大,动态功耗大的缺点,提出了改善措施,采用“流水时序”控制的新型流水线结构,进一步降低系统的资源浪费。基于DDS技术,提出了幅移键控、频移键控、相移键控、以及码分多址扩频通信信号源的设计方案。与此同时针对通信信号源设计的过程中,出现的码间干扰现象,完成了升余弦滤波器的电路设计,在滤波器的设计中引入了树形加法器结构,该方案满足性能要求,大大提高了运算速度。对基于DDS技术的信号源电路设计,调用Modelsim完成了功能仿真。采用Xilinx公司的FPGA芯片Virtex-5系列的XC5VLX115T实现,使用ISE完成电路综合,布局布线等。经测试,电路产生信号产生能力完整,滤波器设计达到预期设计指标:中心频率为40MHz,带宽为10MHz,对带外信号的抑制比达到30dB。(本文来源于《西安电子科技大学》期刊2015-11-01）
宿明洪[10]（2015）在《浅谈电视发射机数字频率合成技术(下)》一文中研究指出(接上期本版) 2.单边带混频器 单边带混频器的作用，就是把次级锁相环路的10分频频率和主锁相环路压控振荡器VCO的频率进行混频。单边带混频器由以下几部分组成:①混频器U16和U17；②90°分配电路HY2和HY3；③(本文来源于《电子报》期刊2015-10-11）
数字频率合成论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着数字技术在仪器仪表和通信系统中的广泛使用,产生了参考频率源产生多个频率的数字控制方法,即直接数字频率合成(DDS)。DDS是一种采样数据系统,必须考虑所有与采样相关的问题,包括量化噪声、混迭、滤波等。例如,DAC输出频率的高阶谐波会折回奈奎斯特带宽,因而不可滤波,而基于PLL的合成器的高阶谐波则可以滤波。此外,还有其它几种因素需要考虑。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数字频率合成论文参考文献
[1].史经洲.基于时间平均频率直接周期合成数控振荡器的全数字锁相环设计与实现[D].浙江大学.2018
[2].李林东.直接数字频率合成DDS架构及其应用[J].集成电路应用.2018
[3].宿明洪.电视发射机数字频率合成电路的开发利用[N].电子报.2017
[4].齐英,蔡维.采用低端FPGA实现直接数字频率合成的优化设计技术研究[J].科技展望.2016
[5].张凤君.基于余数系统的数字频率合成技术研究及实现[D].电子科技大学.2016
[6].张凯威,苗志英,施群雁,陈珊珊,汪红志.基于直接数字频率合成技术的核磁共振弛豫分析仪场频联锁电路设计[J].生物医学工程研究.2016
[7].朱远建,张华.基于数字频率合成算法的硬件PWM模块设计[J].机电工程.2016
[8].刘晓东,郝彬,张俊.基于直接数字频率合成芯片的信号发生器设计[J].舰船科学技术.2015
[9].孙月.基于直接数字频率合成技术的信号发生器设计[D].西安电子科技大学.2015
[10].宿明洪.浅谈电视发射机数字频率合成技术(下)[N].电子报.2015
论文知识图
