（南京欣威视通股份有限公司211000）
摘要：目前，集成电路的工作频率在逐渐的提升，在高速传输中，数字符信号出现了信号完整性的现象。通过引入高速PCB信号完整性的概念，分析了影响高速PCB信号完整性的原因，最后，讨论了在高速PCB设计中，信号完整性分析的应用，以期为同行业者提供有利的参考。
关键词：高速PCB信号；完整性；应用
前言：随着现代电子技术的飞速发展，对数字系统的信号边沿速率和时钟速率的要求越来越严格。PCB系统的结构需要具备较高的性能，而不仅仅是一个具备支撑意义的电子元器件。现阶段，对于电子系统设计，通常情况下，其信号频率高于100MHZ，PCB板线路上会出现传输线效应。对高速信号的完整性进行完善处理是一个设计的关键所在。在问题发生后，才对问题进行解决并分析原因，这是传统高速解决方案，该方案要求设计人员具有较高的经验和诊断技术，开发产品具有较长的周期性，可控制性能也是比较低。对于该方案，密度较高以及速度较快的电路设计比较不适合。高速PCB设计能够对产品性能进行有效提升，并对研发周期可以大幅度缩短，有效节约成本。但是，在具体的PCB系统设计中，设计者仍然要面对的一个重要问题就是信号完整性的问题。
1有关高速PCB信号完整性的概念
在信号线中，信号处于正确的状态如：电压、定时，并响应电压电平的设计数值要求的能力，即信号完整性。如果电路中的信号可以达到芯片的接收管脚，并且具有所需的定时、电压幅度以及持续时间，则对于信号传输设计，该电路达到了其效果，信号完整性非常好，反之，当信号完整性出现问题时，会造成各种各样的问题，例如误触发问题、超调问题等，使得时钟出现间歇振荡，或者数据出现误差。
与高频信号不同，高速信号不仅指高频率工作的信号，而且具有陡峭的边沿(上升沿/下降沿)和快速的变化率。一般来说，当系统的工作频率≥50MHZ时，信号边沿上升时间小于信号传输延迟的4倍，因此可以将其称为高速数字系统。倘若信号边沿具有很快的变化速度，那么即使工作频率非常之低，也可以将其称为高速数字系统。
现阶段，超过100MHZ工作频率的电子系统到处皆是，这种系统PCB的线迹互连特性以及板层特性错综复杂，对于信号的意义和属性，没有办法进行直观分析，所以，在PCB的传输以及处理中，如何对信号完整性进行保障，是设计最关注的问题。高速电路设计强调包括数字产品的连接、封装，电路板等在内的无源电路元件的特性，这些特性对PCB的电气特性会造成直接的影响。因此，有必要研究和探讨对于信号完整性分析的结果，如何将其纳入到高速PCB的设计和开发中。
2对信号完整性造成影响的主要因素
2.1定时的影响因素
延时会导致定时出现问题，过度的延迟会对时序造成混乱现象。而延时的主要是由于走线过长和驱动负荷引起的。在进行预算有限时间过程中，所有门延迟都应该负荷，包括设置和保持时间，以及线路延迟。传输线上的等效电容和电感高速时，将切断数字信号引起延迟，这对信号的建立和保持时间造成影响，从而造成接收端对数据不能进行正确辨别。
2.3振铃的影响因素
信号会频繁发生过冲及下冲现象，并且这些信号在逻辑电平的门限位置上下摆动，并振荡到欠阻尼状态，这是振铃的主要表现。造成信号振铃的关键原因在于寄生电感和电容在传输线上跃迁引起的接收端和源端之间的阻抗失配。振铃可以利用合理的端接来抑制。
2.4串扰的影响因素
串扰问题一般发生在高边沿速率的高密度电路板中，当交变信号电流通过信号线时，交变磁场会很容易产生，感应电压会因为交变磁场中的相邻信号线而产生，而高频谐振会因为边沿速率的亚纳秒级而引起，并且可以很轻易的将相邻的互连线进行耦合，从而造成串扰问题，所以通常情况下，在具有大量高速互联的电路板中，会发生串扰问题。
2.5地反弹的影响因素
当容量比较大的数据总线的开关速度，在高速电路板中，非常快时，巨大的瞬态电流将在电源层中产生，当该电流通过接地电路改变时，由于环路的电感而产生电压，电流变化率会随着上升沿变短而变大，有关地反弹的电压就越大。
3分析高速PCB信号完整性分析的应用
3.1时钟
对数字系统而言，时钟具有不容小觑的作用，数字系统能否正常工作与时钟信号完整性问题有着密切的联系。起初，时钟信号主要利用的方式是直接连接，但是，仿真效果差强人意。其主要的原因是因为驱动负荷受阻，并且不匹配，从而导致出现振铃和发射造成的。针对这一问题，利用串联电阻法来进行解决，并通过不断的测试，理想的波形是通过使用50欧姆电阻获得的。
3.2相关的设计流程
在信号完整性分析的基础上，与传统的设计方法相比，PCB设计方法的特点主要有以下几点：
第一，在设计PCB之前，进行建模分析信号完整性；第二，通过并依据分析的结果，来对合适的元器件以及线路的拓扑图进行合理科学选择；第三，在PCB设计定稿之前，进行SI分析整体的设计计划，修整设计方案时，应将分析结果作为主要依据；第四，在PCB设计过程中，在对信号完整性进行保证的前提下，还要注意保留一定的冗余，以便灵活的运用布线方式；第五，在印制PCB之后，要对PCB进行SI验证。这样有利于将产品研发周期进行缩短，节约开发成本。
3.3在设计PCB时，应与HyperLynx仿真软件相结合
对信号完整性问题进行有效解决的专用工具软件就是HyperLynx，同时对信号的电磁兼容问题，HyperLynx也能够有效解决。HyperLynx包含两种仿真工具，一种是BoardSim（布线后仿真工具），另外一种是LineSim（布线前仿真工具）。HyperLynx的特点主要表现在：第一，是以IBIS模型为主要标准和基础的仿真工具；第二，对大多数PCB产品接口可以兼容，如远征PCB、电源PCB等；第三，对于串扰问题，可以利用LineSim进行有效解决；第四，对于信号完整性问题，可以在设计PCB的定型前，便于发现和解决。
3.4在设计PCB时，应与EDA软件相结合
在PCB设计中，对信号完整性分析与EDA进行结合的关键流程主要有：在PCB上的传输线位置、分立位置、无源器件上，对IBIS模型进行建立，利用常用的信号完整性分析软件分析建模获得的数据，并对信号的SI分析模型进行建立，计算信号完整性。利用数据库软件整理并分析仿真结果，找出最佳解决方案，对于PCB电路和布局设计工作，利用EDA设计软件来完成。在设计完结之后，对提取实际设计的参数，并将实际设计参数送回SI分析软件，并进行具体验证。
3.5在设计PCB时，应与输入/输出缓冲器信息规范（IBIS）模型相结合
在仿真中，IBIS模型可以对输入输出模块的电气特征进行提供，不仅可以对开发周期进行缩短，而且对厂商的知识产权可以进行保护。Intel公司创建了IBIS模型，该模型对供应商、开发用户，以及仿真软件供应商之间的输入和输出缓冲信息规范进行了定义，现如今IBIS模型已被公认为国际标准EIA/ANSI656，在该规范的仿真模型基础上，因为产权信息不需要发布，因此对生产商的知识产权可以进行有效保护。与结构仿真的模拟速度相比，IBIS模型的仿真速度比要快25倍，这样不仅缩短了系统的设计周期，设计效率也得到了极大地提高。
结束语：
综上所述，由于高速PCB设计的不断深入，因此，在目前研究高速PCB信号完整性的分析及应用已经成为社会最关注的焦点问题之一，由此可见，伴随着集成电路的不断发展，以及计算机仿真软件的逐渐完善，对于上述问题的研究将会不断加深，在信号完整性分析的基础上，仿真设计将会更加便捷。
参考文献：
[1]韩刚，耿征．基于FPGA的高速高密度PCB设计中的信号完整性分析［J］．计算机应用，2010，30(10):2853－2856，2860．
[2]秦洪密,李军,朱顺临.高速PCB设计中的时序分析及仿真策略[J].电子技术应用学报,2010,32(03):96-98.
[3]孔令媛.浅析高数字电路中的信号完整性[J].黑龙江科技信息,2009(34):87-84.