导读:本文包含了数字锁相环论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:数字,锁相环,振荡器,相位,电子设计,转换器,精度。
数字锁相环论文文献综述
李菁,俞菲[1]（2019）在《全数字锁相环中数控振荡器增益估计算法研究》一文中研究指出本文提出了一种针对频率综合的全数字锁相环数控振荡器增益的自适应估计算法.该算法可以在短时间内精确估计和跟踪全数字锁相环中数控振荡器的增益值.仿真结果表明,该算法可显着的提高全数字锁相环的相位噪声性能.(本文来源于《赤峰学院学报(自然科学版)》期刊2019年10期）
杨檬玮,田帆,单长虹[2]（2019）在《一种基于可变相位累加器的全数字锁相环》一文中研究指出提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计,利用ModelSim软件对所设计的电路进行了系统仿真实验,并进行了硬件实验验证。实验结果表明,含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围,提高锁相频率,降低系统总功耗,并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输,故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中,可广泛应用于通信、电子测量和自动控制等领域。(本文来源于《电子技术应用》期刊2019年08期）
田帆[3]（2019）在《流水线电路结构的全数字锁相环的研究与设计》一文中研究指出锁相环电路在电子系统是个很重要的模块。其本质上是个闭环反馈控制系统,通过比较输入信号和输出反馈信号的相位差,控制振荡器的输出频率的大小,最后使锁相环的相位锁定。全数字锁相环相比传统锁相环拥有较高的集成度、灵活的配置性和快速的可移植性好的特点。但是,现有全数字锁相环仍然还存在锁相速度慢、功耗高、以及系统设计参数不能够动态调节等问题。本课题针对这些问题提出一种流水线电路结构的全数字锁相环。该锁相环主要由数字鉴相器、数字滤波器、数控振荡器、自动变模电路和自动测频电路构成。其中数字鉴相器采用双D触发器型的鉴相器,数字滤波器由可逆计数器构成,数控振荡器由加扣脉冲电路和N分频器组成。该设计的创新点在于用流水线技术去优化全数字锁相环系统中数字滤波器模块,N分频器,自动变模电路和自动测频电路的电路结构,可以提高系统的锁相速度,降低功耗;实现了对流水线电路结构的锁相环系统参数的动态调节,提高了锁相系统的性能。其中自动变模电路可以根据相位误差变化自动调节数字滤波器的参数的变化,解决锁相速度与系统稳定性之间的矛盾;自动测频电路可以根据输入频率的变化自动调节N分频器的参数,提高了锁相环的频率跟踪速度,扩大了锁相环的锁频范围。该锁相环电路利用超高速集成电路硬件描述语言,采用自上而下的设计方法,并用Altera公司的EP3C40Q240C实现其硬件电路,通过系统仿真实验和硬件实验进行验证,并利用设计软件分析系统的功耗与延时。通过与传统锁相环的对比分析可知,该全数字锁相环可以提高系统的信息处理速度,降低功耗,拓展锁相范围。其锁相速度快,最快可以在2μs完成锁定,锁定范围为10Hz-100MHz,且易于集成,通用性更广。(本文来源于《南华大学》期刊2019-05-01）
揭灿,邹家轩,王栋,谢雨蒙,钟梁[4]（2019）在《基于高分辨率TDC的快速全数字锁相环》一文中研究指出针对时间数字转换器(Time-to-Digital Converter,TDC)的精度低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)的锁定时间长问题,设计了一种新型全数字锁相环。本设计中的TDC优化了差分延迟线法结构,提高了量化相位差信号的分辨率;在数控振荡器(Digital Controlled Oscillator,DCO)中内嵌的相调电路能快速调整反馈信号的相位,缩短环路的锁定时间。最后在Xilinx VC709评估套件上进行电路设计与仿真验证。结果表明,该ADPLL的量化误差不大于0.25 ns,在叁个参考信号时钟周期内即可完成锁定。该全数字锁相环具有锁定时间短、捕获精度高等优势。(本文来源于《电视技术》期刊2019年08期）
田帆,杨檬玮,单长虹[5]（2019）在《基于流水线技术的全数字锁相环设计》一文中研究指出为了提高全数字锁相环的系统运行速度、降低系统功耗,同时提高锁相系统的动态性能与稳态性能,提出一种基于流水线技术的全数字锁相环。采用电子设计自动化技术完成了该系统的设计,并对所设计的电路进行了计算机仿真与分析。仿真结果证明,该锁相环中数字滤波器的参数能够根据相位误差的大小进行动态调节,既可加快锁相速度,又能增强系统的稳定性。利用流水线技术优化的整体电路能够减小系统延迟,降低系统总功耗。该锁相环可作为功能模块嵌入到片上系统,具有十分广泛的用途。(本文来源于《电子技术应用》期刊2019年04期）
魏静静[6]（2019）在《基于高分辨率TDC的自适应PI控制全数字锁相环设计》一文中研究指出随着集成电路的快速发展,锁相环作为提供高质量时钟的关键电路正扮演者越来越重要的角色。数字锁相环不仅具有数字电路可靠性高、成本低、面积小等的优点,且克服了模拟锁相环中存在的直流漂移、温漂和器件饱和等问题,因此数字锁相环得到了越来越多的应用。由于传统的全数字锁相环的时间数字转换电路量化误差较大、电路功耗较高、环路控制参数及自由振荡频率不能在线调节,针对这些问题,本文首先分析了全数字锁相环的工作原理,熟悉了各模块的类型及在锁相环中的作用;然后综合考虑上述问题后,提出一种基于高分辨率时间数字转换器的自适应全数字锁相环;最后完成了各模块及整体的功能仿真。该设计运用计数型和抽头延时线型两级结构的时间数字转换器对鉴相器的输出信号相位差进行量化,来提高精度,减小量化误差。为降低电路功耗,设计的相位检测电路通过判断重构信号与输入信号相位是否保持一致,适时地给出使能信号控制时间数字转换电路。采用的自适应控制器可以在输入信号发生突变时,通过鉴频电路鉴别输入信号的频率,从而给出环路滤波器的可预置数和数控振荡器的高位控制码,实现环路参数的可在线调节,进而快速锁定相位。本文基于Verilog HDL语言对本设计进行自顶向下的RTL建模及仿真,仿真结果证明,设计的全数字锁相环各个模块均符合功能要求,时间数字转换电路的量化误差控制在0.2ns之内。文章最后,将本设计与近期国内外相关基于时间数字转换器的全数字锁相环性能进行了对比,表明了该设计在量化精度和锁相速度上的优势。(本文来源于《华中师范大学》期刊2019-04-01）
田禹泽,王煜,赵欣,黄书华,常振[7]（2019）在《一种长周期和大倍频系数条件下的数字锁相环》一文中研究指出遥感设备需要配备高精度的本地时钟源与卫星平台时钟同步,数字锁相环设计是时钟同步和倍频的关键技术,而长周期输入信号和大倍频系数从两方面增加了设计难度。设计了一种针对秒脉冲同步和10000倍倍频条件下的数字锁相环,通过建立Z域模型和S域近似分析了其响应特性,用现场可编程门阵列予以实现.实验表明,本设计实现的数字锁相环最短可以在5个输入时钟周期内进入锁定状态,稳定工作时每秒累积误差小于0.1 ms,在实际应用中可以稳定输出本地时钟,满足遥感设备时钟同步和倍频的需求。(本文来源于《量子电子学报》期刊2019年02期）
李锐,田帆,邓贤君,单长虹[8]（2019）在《基于FPGA的全数字延时锁相环的设计》一文中研究指出针对传统模拟延时锁相环锁相精度不高、锁相速度慢、集成度低等问题,提出一种全数字延迟锁相环,采用电子设计自动化技术进行设计,并通过QuartusⅡ软件予以编辑与分析。仿真结果表明,该延时锁相环能够快速锁定,并能达到很高的精度,且可移植性强,适用于多种应用领域如微处理器、存储器与通用IC(本文来源于《现代电子技术》期刊2019年06期）
付东兵,徐洋洋,邱雅倩,姚亚峰[9]（2019）在《基于积分结构的数字正切锁相环改进设计》一文中研究指出针对时延数字正切锁相环存在跟踪盲区、环路建立时间长和非线性等问题,提出一种基于积分结构的改进数字正切锁相环设计。为使鉴相器具有更好的线性特征,采用积分结构代替固定时延单元。通过提取信号幅度中的频率信息并将其用于频率粗调,可较大幅度的减少频率跟踪时间。对积分结构的数字正切锁相环进行了理论描述和分析,并利用System Generator建立设计模型并仿真。结果表明,积分结构的数字正切锁相环不仅能够消除跟踪盲区,提高相位鉴别精度,还能较快进入锁定状态,减少约31%的锁定时间,改进效果明显。(本文来源于《电视技术》期刊2019年01期）
徐涵,陈树新,吴昊,陈坤,洪磊[10]（2019）在《基于数字非线性锁相环的相干态相位估计》一文中研究指出基于量子理论获取相位参数的导航机制,理论上可以突破经典物理极限对导航精度的限制.利用量子零拍探测对相干态光场相位进行测量时,通常需要相位与之正交的本振光才能使测量精度达到量子标准极限.由于导航信号相位的高非线性特点,想要利用传统的线性锁相环获取完全满足条件的本振光具有一定的难度.为此,本文设计了一种基于容积准则的非线性锁相环,实现了在非正交本振光的条件下对相干态相位进行精确测量的功能.首先,利用相干态的Wigner函数推导了其相位在量子零拍探测的输出结果,设计了量子相位估计的非线性数字锁相环框架.然后基于正交单纯形容积准则设计了非线性滤波算法实现锁相环功能,该锁相环通过对本振相位进行多次状态更新,最终实现非线性迭代估计.实验结果表明,本文方法突破了本振光相位需与相干态相位正交的局限性,避免了传统量子锁相环方法引入的线性化误差,实现了对相干态相位的准确、稳定估计.(本文来源于《物理学报》期刊2019年02期）
数字锁相环论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
提出了一种具有可变相位累加器电路结构的新型全数字锁相环。采用EDA技术完成了对该系统的设计,利用ModelSim软件对所设计的电路进行了系统仿真实验,并进行了硬件实验验证。实验结果表明,含有可变相位累加器构成的全数字锁相环可拓展系统环路的锁相范围,提高锁相频率,降低系统总功耗,并且不会增加FPGA芯片内部的逻辑资源。由于该锁相环内部信号的传递是并行传输,故可大大提高系统的锁相速度。该锁相环能够作为功能模块嵌入进电子系统芯片中,可广泛应用于通信、电子测量和自动控制等领域。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
数字锁相环论文参考文献
[1].李菁,俞菲.全数字锁相环中数控振荡器增益估计算法研究[J].赤峰学院学报(自然科学版).2019
[2].杨檬玮,田帆,单长虹.一种基于可变相位累加器的全数字锁相环[J].电子技术应用.2019
[3].田帆.流水线电路结构的全数字锁相环的研究与设计[D].南华大学.2019
[4].揭灿,邹家轩,王栋,谢雨蒙,钟梁.基于高分辨率TDC的快速全数字锁相环[J].电视技术.2019
[5].田帆,杨檬玮,单长虹.基于流水线技术的全数字锁相环设计[J].电子技术应用.2019
[6].魏静静.基于高分辨率TDC的自适应PI控制全数字锁相环设计[D].华中师范大学.2019
[7].田禹泽,王煜,赵欣,黄书华,常振.一种长周期和大倍频系数条件下的数字锁相环[J].量子电子学报.2019
[8].李锐,田帆,邓贤君,单长虹.基于FPGA的全数字延时锁相环的设计[J].现代电子技术.2019
[9].付东兵,徐洋洋,邱雅倩,姚亚峰.基于积分结构的数字正切锁相环改进设计[J].电视技术.2019
[10].徐涵,陈树新,吴昊,陈坤,洪磊.基于数字非线性锁相环的相干态相位估计[J].物理学报.2019
论文知识图
