导读:本文包含了互连封装论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:阵列,差分,结构,阻抗,可靠性,焊点,电感。
互连封装论文文献综述
文惠东,张代刚,刘建松,徐士猛[1]（2019）在《热学环境下2.5D封装器件60Pb40Sn互连焊点可靠性研究》一文中研究指出2.5D封装具有信号传输快、封装密度高等特点,被广泛应用于高性能集成电路封装工艺中。目前2.5D器件在互连焊点方面通常采用无铅焊料,不满足宇航用器件含铅量不低于3%的要求。采用60Pb40Sn焊料作为2.5D封装器件中硅转接基板与上层芯片之间互连焊点,评估了60Pb40Sn焊点的互连可靠性,结果显示器件在1000次-65～150℃温度循环、1000 h 150℃稳定性烘焙、500次-65～150℃热冲击后互连合格,初步证实了60Pb40Sn焊料在2.5D封装器件应用的可行性。(本文来源于《电子与封装》期刊2019年09期）
姜楠,张亮,熊明月,赵猛,何鹏[2]（2019）在《电子封装无铅互连焊点的电迁移研究进展》一文中研究指出随着电子封装逐渐向小型化和多功能化发展,互连焊点中的电迁移问题备受关注。本文针对电子封装无铅互连焊点中出现的电迁移问题,先探究了电迁移的影响因素,其中包括电流密度、温度、焊点的成分和微观结构。其次,阐述了电迁移对无铅焊点的力学性能、界面组织、振动疲劳性能和断裂机制的影响。然后针对电迁移问题,介绍了通过添加合金元素和控制电流密度两个方面来提高焊点的抗电迁移失效的能力。最后,简述了该领域的研究发展方向,为进一步研究电迁移对无铅互连焊点的可靠性提供了理论基础。(本文来源于《电子元件与材料》期刊2019年08期）
胡家兴,景博,黄以锋,盛增津,陈垚君[3]（2019）在《QFP封装互连结构电气特性建模与退化分析》一文中研究指出互连结构是电子器件与印刷电路板之间机械固定及电气互联的关键部位.针对当前互连结构退化过程监测困难与表征信号难以提取问题,首先,通过分析QFP封装互连结构的失效模式及机理,建立其退化电气模型.在此基础上,搭建实时监测电路,选取外接电容的充电时间为表征信号,并建立退化电气模型参数与充电时间的关系.然后,利用Multisim软件和开发板模拟并验证等效电气模型参数与充电时间的关联关系.最后,利用小系统试验板进行随机振动试验,研究互连结构退化过程.通过分析充电时间响应,并结合互连结构电镜图发现,充电时间能够较好地表征互连结构的失效过程及失效模式.(本文来源于《电子学报》期刊2019年02期）
赵智力,白宇慧,李睿,党光跃[4]（2018）在《面阵列封装互连结构热循环翘曲变形抗力》一文中研究指出借助有限元软件对钎料球、钎料柱和铜柱阵列互连结构热循环载荷下的翘曲变形行为进行研究.结果表明,叁者升温过程均表现为刚度低的树脂基板呈下凹变形、而降温至0℃后呈现上凸变形,变形规律相同.不同温度下两端基板的热膨胀系数差异引发的基板内及相连焊球/焊柱内的应力及力矩是翘曲变形发生的驱动力.两焊柱阵列互连的基板翘曲位移接近,但均明显低于焊球阵列的基板,翘曲变形抗力更大.–40～125℃热循环温度范围及基板尺寸条件下,铜柱未屈服,相对钎料柱阵列互连,未表现铜柱可挠曲变形释放应力的优势.(本文来源于《焊接学报》期刊2018年11期）
向静[5]（2018）在《封装基板互连结构电沉积铜机理与应用研究》一文中研究指出集成电路封装基板(简称封装基板)是芯片与外部电子电路、电子元器件等电气互连的桥梁,其性能直接影响到集成电路设计性能的实现。电沉积铜技术用于直接制作封装基板互连金属结构,该技术是半加成法制作电子线路的重要组成部分,且受到研究学者广泛关注。铜电沉积技术是封装基板互连结构制作过程中极其重要的环节,属于微区电沉积技术。互连结构电沉积机理与性能研究是目前国际研究热点和难点。基于溅射种子层的电沉积铜技术制作互连结构是无核(Coreless)封装基板制造的核心技术之一,其关键在于电沉积铜互连结构生长速率与沉积层质量控制。互连结构电沉积铜过程是电场、流场等多物理场耦合过程。本文采用数值模拟、电化学测试等手段,对封装基板电沉积铜机理展开研究,探讨了封装基板上微孔、微线路等电沉积铜的多物理场效应,重点研究了铜电沉积过程中加速剂的反应机理、整平剂的作用机理、互连结构(包括线路、通孔和铜柱)的电沉积均匀性等,获得了电沉积铜的速率和质量与电镀液添加剂、电流密度等之间的规律,提出相关理论模型。研究结果应用于合作企业,并获得较好的经济效益与社会效益。主要研究如下。(1)封装基板铜线路电沉积机理及应用研究。采用数值模拟技术,结合实际工厂生产设备和参数条件,建立图形线路电沉积铜模型。通过计算不同图形设计的电流密度分布和电沉积铜层厚度分布,提出了不同图形设计电沉积铜层厚度均匀性的优化方案,并通过实际电沉积实验进行验证。对比数值模拟和实际工厂的图形电沉积铜层厚度分布,探讨了铜线路电沉积中挡板和阴极辅助边条影响。结果表明:挡板和辅助阴极边条对图形电沉积均匀性的影响较大;数值模拟对预测图形电沉积结果的准确性和效率均较高;解决了工业生产中线宽/线距15?m/15?m精细线路均匀性电沉积难题,使该工序中间产品的合格率提升7.91%。(2)封装基板电沉积铜加速剂的作用机理研究。将氧化亚铜、聚二硫二丙烷磺酸钠(SPS)、3-巯基丙烷磺酸钠(MPS)等为原料,通过混合反应获得新型加速剂A和B。采用物质表征方法及数值模拟技术分析后,发现:A和B为同一种化合物,其分子式为MPS-2Cu(Ⅰ);另一方面,证明了SPS与Cu(Ⅰ)反应过程中,SPS中的S-S键断裂生成MPS-2Cu(Ⅰ)。此外,采用恒电位测试(GM)、循环伏安法测试(CV)等电化学手段,研究Cu(Ⅰ)分别对含SPS、MPS和N,N-二甲基二硫代甲酰胺丙烷磺酸钠(DPS)的电镀液体系的电沉积铜性能影响,获得了自制加速剂在铜电沉积过程的作用机理。结果表明:Cu(Ⅰ)对加速剂为SPS和MPS的电镀液的电化学性能和电沉积铜层表面形貌、铜晶面取向影响较大;Cu(Ⅰ)对加速剂为DPS的电镀液的电化学性能和电沉积铜层的表面形貌无明显影响,但对铜晶面取向有一定的影响。(3)封装基板电沉积铜整平剂的作用机理及应用研究。采用GM测试和计时电位流测试等电化学方法,探讨电沉积铜过程中整平剂引起的绝对电位差(△η)和相对电位差(△η_r)与电镀液塔菲尔曲线斜率的关系,并建立电沉积通孔的数值模型。借助多物理场耦合技术,研究整平剂的△η和△η_r与通孔电沉积均匀性(TP)的关系,分析△η_r和△η在电沉积通孔TP影响的权重。通过电沉积通孔实验验证多物理场耦合技术的正确性和可靠性。结果表明:随着△η或△η_r的负移,电沉积通孔TP值呈现先增加后不变的趋势。(4)封装基板中通孔电沉积铜机理及应用研究。采用GM测试、极化曲线测试等电化学测试方法,研究电沉积铜过程中不同电镀液的△η、△η_r变化规律。结合数值模拟技术,研究封装基板中不同厚径比通孔的镀液交换、电力线分布情况,探讨电镀液性能对不同厚径比通孔电沉积铜TP的影响,建立通孔电沉积TP值与电镀液性能的关系及相应理论模型。结果表明:铜沉积电位越负的电镀液适用于厚径比越大的通孔电沉积铜。(5)封装基板铜柱电沉积制作机理及应用研究。根据Coreless技术特点,采用O_2-CF_4等离子和大气等离子体对干膜实施性能重筑,并借用红外反射光谱分析(ATR-FTIR)、X射线光电子能谱分析(XPS)、X射线能谱分析(EDS)和轮廓仪等,表征干膜的表面形貌、浸润性、粗糙度、元素成分及结构。探讨了影响铜柱电沉积均匀性关键因素,获得Coreless技术途径封装基板铜柱电沉积机理。结果表明:大气等离子处理后的干膜表面浸润性好,且电沉积后的铜柱均匀性较好;解决了工业生产中直径为60?m、高度为45?m的铜柱均匀性电沉积难题,该工序中间产品的合格率上升了5.64%,获得较好的经济效益。(本文来源于《电子科技大学》期刊2018-10-15）
张力[6]（2018）在《叁维芯片堆迭封装中的电感耦合互连技术研究》一文中研究指出随着摩尔定律的不断延伸,CMOS(Complementary Metal-Oxide-Semiconductor)工艺器件的尺寸越来越小,集成电路芯片具有了更高的的集成度。但当器件的尺寸来到了深亚微米尺度,进一步缩小的难度越来越大,芯片设计的研究开始朝着叁维方向发展,出现了芯片堆迭封装技术。电感耦合互连是一种应用于芯片堆迭封装中的无线互连技术,相对于传统的硅通孔(TSV,Through Silicon Via)互连、Micro-Bump互连等有线互连方式,它有着成本低、兼容性高、灵活性高等优点。但是,电感耦合互连技术也存在着功耗大、电感间会产生串扰、电感占用面积较大等问题,亟待进一步的研究完善。而且由于电感耦合互连出现的时间较短,在有许多场景下的应用需要从头开始设计。本文以电感耦合互连的实际应用为研究对象,对电感耦合的物理模型进行了分析,对电感耦合互连的收发电路,以及相关应用设计所面临的一些实际问题进行了细致探讨。主要内容包含以下几个方面:在片上耦合电感的基础物理特性方面,首先给出了包含串联电感、串联电阻和并联电容的模型,对Greenhouse算法进行了改进,使之可以快速准确的计算片上多层电感的感值。然后由片上电感的模型导出了电感耦合的等效电路模型,得到了电感耦合的传递函数和时/频域特性。在互感的计算上,基于Biot-Savart定律推导出了一个关于电感直径、垂直距离和对准偏移的计算公式,可以快速直观地评估不同尺寸、不同位置下电感间互感的变化。进一步用互感计算的结果,对电感耦合串扰进行计算分析,并设计了实验对其验证。在电路层面上,对电感耦合互连的收发电路进行了低功耗方面的设计。对传统的NRZ(Non return-to-zero)异步收发电路进行了介绍,得到其功耗过大的原因是其电流恒定。电流脉冲调制可以降低电流信号的占空比,进而降低功耗。在NRZ和BPM(Bi-phase modulation)两种脉冲调制的基础上,提出了UPM(Uni-pulse modulation)调制电路,降低功耗的同时,由于其信号脉冲的单一性,电感间的串扰也得到了有效的减弱。提出了适用于UPM调制的电感级联的工作方式,通过多个电感通道的串联合用一股电流来进一步降低功耗,采用了两种电路来实现,其中V型电路的功耗降低程度较大,而H型电路具有更好的频率特性。在应用方面,对电感耦合互连在多层堆迭芯片中的连续传输方式进行了设计。电感耦合互连的连续传输,要在使用电感数量尽量少的情况下,保证不同层次之间互不干扰,我们为此提出了两种连续传输路径——带屏蔽层的双电感路径和不带屏蔽层的叁电感路径,对其工作方式和特点进行了介绍;然后对相应的芯片堆迭结构提出了叁种方案。针对多层堆迭的存储器芯片,提出了使用有限状态机的片选方式,可以减少使用芯片Pad和引线的数量,并且介绍了使用电感耦合互连作为存储器接口的时序控制方式,使之与传统存储器控制电路兼容。最后,对采用电感耦合互连的片上网络进行了初步的研究。使用电感耦合互连构造片上网络,最大的优点就是可以利用其封装操作的灵活性,根据需求在网络中添加、删除和替换芯片(节点)。首先提出了构造单向环路网络的方法,然后在它的基础上,利用电感耦合收发器可以改变收发模式的特点,将其扩展成为双向环路网络,可以在一个周期内动态地改变链路的通信方向,从而达到降低延迟的目的。然后,将虚通道流控和气泡流控两种流控机制应用在环路网络上,在延迟、吞吐量、硬件面积开销和应用性能四个方面比较它们的性能。(本文来源于《华中科技大学》期刊2018-08-01）
高振斌,郝晓雪,李雅菲,王蒙军[7]（2017）在《高速BGA封装与PCB差分互连结构的设计与优化》一文中研究指出随着电子系统通信速率的不断提升,BGA封装与PCB互连区域的信号完整性问题越来越突出。针对高速BGA封装与PCB差分互连结构进行设计与优化,着重分析封装与PCB互连区域差分布线方式,信号布局方式,信号孔/地孔比,布线层与过孔残桩这四个方面对高速差分信号传输性能和串扰的具体影响。利用全波电磁场仿真软件CST建立3D仿真模型,最后时频域仿真验证了所述的优化方法能够有效改善高速差分信号传输性能,减小信号间串扰,实现更好的信号隔离。(本文来源于《现代电子技术》期刊2017年22期）
孟真,张兴成,刘谋,郭希涛,阎跃鹏[8]（2017）在《TSV封装中互连结构的差分串扰建模研究》一文中研究指出为了研究TSV封装中互连结构之间的串扰对差分信号传输特性的影响;针对硅通孔结构提出了一种改进型的"近邻硅通孔差分串扰"RLCG寄生参数模型,进而提出了一种适用于描述接地硅通孔对近邻硅通孔串扰影响的"接地硅通孔"RLCG寄生参数模型;针对层间互连线结构提出了一种改进型的"近邻平行互连线差分串扰"RLCG寄生参数模型,进而提出了一种"近邻垂直互连线差分串扰"RLCG寄生参数模型.在此基础之上,采用HFSS叁维全波仿真方法对硅通孔和层间互连线的各种实际串扰状态进行了叁维电磁场建模和分析.将RLCG模型的单端-单端串扰以及单端-差分串扰与HFSS模型的分析结果进行了对比,对比结果证明在0.1~30GHz宽频段内本文提出的上述4种RLCG电路模型能够较为准确的描述TSV封装内互连结构之间的串扰特性.(本文来源于《微电子学与计算机》期刊2017年09期）
孙云娜[9]（2017）在《硅通孔互连（TSV）封装体的热机械特性研究》一文中研究指出基于硅通孔(Through silicon via,TSV)互连的叁维(3D)封装方式,具有互连路径短、信号延迟小、数据传输带宽大、热输运热阻低和封装体积小等多方面技术优势,可满足IC产品向小型化、多功能和高可靠性集成发展的要求,因而备受重视。然而,由于TSV的核心结构由热膨胀系数差异较大的铜与硅复合构成,制造和使用过程中温度变化导致的热失配内应力难以避免,降低了TSV封装体的热机械稳定性,对TSV封装体的长期工作可靠性构成挑战,因此开展TSV封装体热机械稳定性研究很有必要。本文深入研究了TSV结构特征和工艺因素对其热机械稳定性的影响规律,系统分析了热源、热阻和热应力在TSV封装架构中的分布特性,深度剖析了TSV封装体热输运能力的关键制约因素,在此基础上形成TSV工艺和结构设计准则,并完成了部分仿真结论的实验验证。封装体热机械可靠性的提升对于进一步推动TSV封装技术规模化应用进程至关重要。本文的主要研究内容和创新点如下:首先,建立了几种典型TSV结构的物理模型,包括理想结构TSV模型、侧壁倾斜TSV模型、扇贝纹侧壁的TSV模型和有空洞包夹的TSV模型,并分别仿真分析了典型加载温度下关键结构参数变化对TSV结构热机械稳定性的影响。这些因素包括TSV的孔径、深宽比、孔间距、侧壁倾斜角、扇贝纹理大小、空洞位置及尺寸、孔间距、绝缘层厚度等。仿真结果显示,深宽比大于8的TSV有利于缓解TSV的热应力,要减少设计深宽比为1.0--5.0的TSV;相同深宽比的TSVs(AR=6),孔间距为孔径的1.6倍以上热应力分布更均匀;对于AR≥6的斜孔TSV,倾斜角为10.204~o--12.407 ~o拥有最低的热应力水平;伴随着加载温度的变化,TSV的形变经历了弹性变形阶段、塑性加强阶段和弹塑性变形阶段。其次,研究了叁维堆迭封装工艺过程产生的热致应力、应变、TSV结构的变化对TSV热机械性能的影响。分析了初始应力、应变对理想TSV模型的热机械可靠性、疲劳寿命的影响,发现TSV两端交界面及其周围区域的疲劳寿命延长,TSV中段的疲劳寿命缩短。研究了扇贝纹侧壁(具有锯齿波,扇贝纹结构的极端形式)的TSV,分析了扇贝纹、锯齿波数目对TSV热机械可靠性的影响(热应力、应变、应变能、保留区),仿真结果显示锯齿波的存在将降低TSV的可靠性,相对较为平滑的扇贝纹侧壁有利于提高TSV的可靠性。讨论随封装过程不断更新的TSV互连结构的热机械可靠性,后续工艺的进行制约了TSV热变形,再分布层、焊点等结构的加入改变了TSV的变形机制。第叁,研究了叁维堆迭架构下TSV封装体的热机械特性。以TSV转接板(最简单、完整的TSV微封装体)为研究对象,分析TSV转接板的热机械特性以改善TSV周边热环境、提高TSV封装体的可靠性。基于上述TSV的设计准则,建立了TSV转接板模型(芯片热源,TSV互连线与RDL互连线);分别分析了热源排布、TSV与热源的互连形式、RDL导电层和介质层对TSV转接板热机械特性的影响。通过仿真结果得出,芯片热源的有效散热面积越大散热效果越好,芯片上热源要分散布置在芯片中心位置;缩短TSV-Cu与热源间的互连线的长度可提高热量传递的能力;将RDL介质材料的热导率提高10倍、热膨胀系数控制在与Cu的热膨胀系数相接近的值,可缓解稀疏RDL互连线区域的温度值还可降低转接板的最大热应力值(降低了约16.4%)。最后,进行了仿真结果的实验验证。开发原位测试TSV结构的实验系统,利用方阻热板系统原位测试TSV结构的热变形。根据TSV的原位相对变形量和有效塑性变形讨论了TSV-Cu的热变形机制,TSV-Cu的热变形与TSV-Cu的直径和深度均有关;TSV-Cu的变形分为叁个阶段:弹性变形阶段、类塑性强化阶段以及塑性变形阶段(与前面的仿真结果一致)。根据TSV漏电流的测试结果得知相对于扇贝纹(具有锯齿波)侧壁的TSV扇贝纹侧壁的TSV的热机械性能更可靠(与前面的仿真分析一致)。制备了聚酰亚胺与SiC晶须、纳米颗粒的复合材料并测试了复合材料的材料属性。复合材料的热导率可提高10倍以上、强度和硬度也成倍提高、热膨胀系数大幅度降低(从42.5 ppm/~oC可降低到15 ppm/~oC),根据前面的仿真分析可知制备的复合介质材料可大幅度提升TSV转接板的热机械可靠性。(本文来源于《上海交通大学》期刊2017-09-01）
孟真,刘谋,张兴成,郭希涛,阎跃鹏[10]（2017）在《TSV封装中阻抗不连续差分互连结构宽频寄生参数建模研究》一文中研究指出为了研究TSV封装内除差分对硅通孔外在硅基片的层间和层下存在的微凸点、平面互连线、倒装焊球等互连结构对差分信号传输特性的影响,提出了一种改进型的适用于描述TSV封装内"串连型差分互连阻抗"的差分对硅通孔结构的RLCG电路模型,进而提出了一种采用"阻抗不连续系数"来描述串行连接的微凸点、平面互连线、倒装焊球等结构的"串连式阻抗不连续结构"RLCG电路模型.在此基础之上,采用HFSS叁维全波仿真方法对TSV封装中的硅通孔、微凸点、平面互连线、倒装焊球等差分对互连结构的各种串行连接方式进行了叁维电磁场建模和分析.将RLCG模型的差模正向传输系数与HFSS模型的分析结果进行了对比,对比结果证明在0.1~30GHz特别是3~25GHz宽频段内本文提出的上述2种RLCG电路模型能够较为准确的描述出差分互连结构的差模信号宽频传输特性.(本文来源于《微电子学与计算机》期刊2017年08期）
互连封装论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着电子封装逐渐向小型化和多功能化发展,互连焊点中的电迁移问题备受关注。本文针对电子封装无铅互连焊点中出现的电迁移问题,先探究了电迁移的影响因素,其中包括电流密度、温度、焊点的成分和微观结构。其次,阐述了电迁移对无铅焊点的力学性能、界面组织、振动疲劳性能和断裂机制的影响。然后针对电迁移问题,介绍了通过添加合金元素和控制电流密度两个方面来提高焊点的抗电迁移失效的能力。最后,简述了该领域的研究发展方向,为进一步研究电迁移对无铅互连焊点的可靠性提供了理论基础。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
互连封装论文参考文献
[1].文惠东,张代刚,刘建松,徐士猛.热学环境下2.5D封装器件60Pb40Sn互连焊点可靠性研究[J].电子与封装.2019
[2].姜楠,张亮,熊明月,赵猛,何鹏.电子封装无铅互连焊点的电迁移研究进展[J].电子元件与材料.2019
[3].胡家兴,景博,黄以锋,盛增津,陈垚君.QFP封装互连结构电气特性建模与退化分析[J].电子学报.2019
[4].赵智力,白宇慧,李睿,党光跃.面阵列封装互连结构热循环翘曲变形抗力[J].焊接学报.2018
[5].向静.封装基板互连结构电沉积铜机理与应用研究[D].电子科技大学.2018
[6].张力.叁维芯片堆迭封装中的电感耦合互连技术研究[D].华中科技大学.2018
[7].高振斌,郝晓雪,李雅菲,王蒙军.高速BGA封装与PCB差分互连结构的设计与优化[J].现代电子技术.2017
[8].孟真,张兴成,刘谋,郭希涛,阎跃鹏.TSV封装中互连结构的差分串扰建模研究[J].微电子学与计算机.2017
[9].孙云娜.硅通孔互连（TSV）封装体的热机械特性研究[D].上海交通大学.2017
[10].孟真,刘谋,张兴成,郭希涛,阎跃鹏.TSV封装中阻抗不连续差分互连结构宽频寄生参数建模研究[J].微电子学与计算机.2017
论文知识图
