导读:本文包含了逻辑模拟论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:逻辑,布尔,智能,电路,事件,波形,变电站。
逻辑模拟论文文献综述
熊斯年[1]（2018）在《基于模型驱动的智能变电站故障告警与检修逻辑模拟》一文中研究指出随着现代社会经济的发展,传统的电力网络已经无法适应这种发展节奏,为了满足电力供应的节能、环保、高效、可靠、稳定以及可持续发展要求,智能电网的建设势在必行,智能变电站作为其中的关键建设需求显得格为重要。与传统变电站相比,智能变电站的设计、运行、检修、维护也发生了很大的变化,尤其是由数字电路构成的回路代替了传统的二次电缆回路这点,所以对智能变电站的研究人员来说,开展针对二次回路以及各类二次设备故障告警的学习极为重要,而对智能变电站二次系统的运行、检修和维护人员来说,缺乏对智能变电站的新结构、新技术的认识和了解,需要学习新的智能变电站结构以及检修安措。综合以上需求,本文拟建立一个针对相关专业的学生以及专业人员学习的智能变电站仿真培训平台,在此平台的基础上对故障告警以及检修进行模拟,且平台的功能包括:解析SCD文件、模拟发送GOOSE报文、故障告警推断与模拟、检修安措的制定等。本文的主要研究内容与工作如下:(1)建立基于BS架构的智能变电站仿真培训平台,设计针对学员的客户端模块,以及针对教师的服务器模块。建立基于HTTP协议的通信模块以及设计基于MySQL的数据库模块。(2)建立故障告警分类标准,并基于此对故障告警进行分类,采用专家模式与模型驱动的方法对故障告警进行模拟。梳理智能变电站二次设备之间的数据传输关系,并在此基础上建立故障推断模型,最后将故障告警模型以图形化的方式展示出来。(3)梳理检修原理,基于继电保护原理以及国调第92号文,分别制定检修设备分类、陪停设备选择、安措执行顺序、检修作业展示顺序等规则,并对单个设备安措内容进行梳理。制定检修安措生成规范,分别制定检修安措通用生成流程以及特殊生成流程,规范检修安措的图形化展示标准。最后为了验证软件平台的可行性和功能,对该软件平台进行了分模块测试,最终的测试结果证明了整理思路的正确性与可行性。(本文来源于《电子科技大学》期刊2018-04-02）
胡丹[2]（2010）在《并行逻辑模拟系统的总体设计》一文中研究指出逻辑模拟是电子设计自动化(EDA)的重要组成部分,通过软件模拟来验证设计是否在功能和性能上达到预期的要求。主要介绍并行逻辑模拟系统的总体设计,并对于其性能影响因素进行分析。(本文来源于《硅谷》期刊2010年19期）
曾松伟,李光辉[3]（2010）在《结合逻辑模拟和布尔可满足性的设计错误诊断方法》一文中研究指出在集成电路设计验证与调试过程中,逻辑错误诊断工具通常会给出一定数量的候选错误区域,然后通过特定的算法尽可能多地减少候选区域,以方便错误的准确定位。在此提出一种结合模拟与布尔可满足性(SAT)的错误诊断方法,用于提高错误诊断准确性。该方法首先使用模拟方法对候选的错误区域逐一进行判断,对于不能由模拟方法判别的候选区域,使用基于SAT的形式化方法进一步判断。针对ISCAS′85电路的实验结果表明,该方法具有较高的错误诊断准确性和效率。(本文来源于《现代电子技术》期刊2010年06期）
高美蓉[4]（2009）在《利用Pspice9.2对数字电路进行逻辑模拟》一文中研究指出本文介绍了EDA技术软件OrRCAD/Pspice9.2的功能特点,并通过具体实例详细介绍了该软件在数字电路中如何实现逻辑模拟。(本文来源于《科技信息》期刊2009年02期）
龙川,宁涛[5]（2008）在《数字电路门级并行逻辑模拟》一文中研究指出对基于事件驱动的电路门级并行逻辑模拟算法和相应的电路划分算法进行了研究。在保守协议的基础上,模拟算法采用流水线技术避免了死锁;采用事件打包,消息队列和非阻塞通讯技术减少了消息传递开销。在聚集分解的基础上,电路划分算法对组合或时序电路都可进行非循环划分,保证流水线模拟不会出现死锁。在曙光集群上采用MPI实现了模拟算法,对ISCAS部分电路进行实验,获得了很好的加速比。最后提出采用预模拟方法的电路划分改进方案。(本文来源于《计算机工程与应用》期刊2008年13期）
龙川[6]（2008）在《数字电路门级并行逻辑模拟研究》一文中研究指出逻辑模拟是EDA软件的重要组成部分,是用来检验电路设计正确性的重要工具。随着数字电路规模的不断增加,逻辑模拟需要消耗越来越多的时间。逻辑模拟的高耗时性成为IC设计的一个瓶颈,增加了开发成本。为了降低模拟时间,我们对基于集群的并行逻辑模拟算法和相应的非循环电路划分算法进行了研究。事件驱动算法是串行电路模拟的主要算法,我们以此为基础,研究了基于MPI消息通讯的并行逻辑模拟算法。要对电路进行并行逻辑模拟,面临一系列的挑战。首先是同步协议的选择,在分析和比较了保守协议和乐观协议之后,我们选择了保守协议作为进程同步的基本协议。另外的一个难点是如何解决死锁。我们采用流水线技术来避免死锁的产生,这样就大大减小了编写并行程序的难度。在性能方面,我们采用消息缓冲机制和非阻塞通讯来减小通讯开销,最大程度的重迭通讯和计算,提高并行性能。电路划分是另外一个研究重点。为了避免死锁,使得并行模拟类似流水线一样进行,我们要求电路划分是非循环的。我们用有向图的理论给出了电路的数学描述,并介绍了电路划分的定义,然后给出了非循环划分的定义。在最大自由扇出锥(MFFC)的基础之上,我们提出了无输出循环聚集(NOCYC)的概念,这样就可以对存在回路的电路网络进行聚集识别。这些是我们进行电路划分的理论基础。我们采用MFFC和NOCYC识别算法把电路网络分解为不含回路的聚集网络;然后对该聚集网络进行初始划分,得到一个非循环的初始划分;然后讨论了模拟退火优化,在优化过程中考虑了平衡约束、非循环约束和最小化割边数,进而得到最终的电路划分。我们在ISCAS85和89测试电路包中选择了8把电路作为测试用例。首先我们对这些电路进行2、4…16路非循环划分。然后,在曙光集群上进行了电路模拟实验。从实验数据可以得出,当电路规模较大且模拟进程数从1增加到8时,模拟所消耗的时间急剧下降。而对于电路规模较小的电路,当进程数增加时,模拟所消耗的时间下降幅度较前者小。并且当进程数大于8时,模拟所消耗的时间起伏不定。就加速比而言,也有类似结论。当进程数从1增加到8时,加速比接近线性加速比,甚至可以获得超线性加速比;当进程数超过8时,加速比有减小趋势。总的说来,当进程数小于8时,可以获得较理想的加数比。(本文来源于《重庆大学》期刊2008-05-01）
刘岩,白燕,李静[7]（2008）在《逻辑模拟验证中波形离散化及冒险问题研究》一文中研究指出依照布尔过程论中有关波形的描述,研究并设计了便于逻辑模拟响应数据采集的激励输入方法,按照波形离散化的要求,控制两次激励的间隔时间,解决了响应数据间的干扰问题;通过采用加入逻辑门的方法,推迟指定跳变的发生时间,从而避免了冒险现象,同时还保留了原电路的逻辑关系。(本文来源于《计算机工程与设计》期刊2008年01期）
李新国,李勇帆[8]（2006）在《逻辑模拟智能教学写作环境的研究》一文中研究指出一般的CAI系统采用的是一种存储—显示模式,系统不能动态地调整学习过程以适应不同的需要,而ITS的基本思想是:使基于计算机的教育过程科学化、专业化和自动化。为了实现这一思想,我们提出了一个由辅助教学系统写作环境支持下设计智能教学系统(ITS)的教学策略、实现领域知识表示的方法,并将逻辑模拟ITS写作环境定义为二元组AE=(T,R),进而讨论了逻辑描述、逻辑构造、指令负载描述、操纵逻辑模型运行的模拟机制以及为获取模型相关组织说明的学习机制的设计等问题。(本文来源于《湖南第一师范学报》期刊2006年02期）
吴悦[9]（2006）在《基于硬件描述语言的并行逻辑模拟系统研究与实现》一文中研究指出在使用硬件描述语言设计数字电路的过程中,模拟是一个非常重要的环节。模拟可以实时反馈设计结果,使用户发现设计中存在的问题。但是随着集成电路设计规模和复杂度的不断增长,传统的串行模拟方法日益成为设计中的瓶颈。并行模拟由于在提高模拟速度方面具有巨大的潜力,得到了越来越多的关注。并行逻辑模拟是指基于并行离散事件的模拟模型,此模型通过分散模拟工作量到并行或分布式计算机的多个节点上并行执行以减少总的模拟时间。并行逻辑模拟主要针对电路如何进行有效划分,电路划分算法对并行模拟的效果和速度的直接影响等方面开展研究。在传统使用的静态划分算法无法使电路划分达到最优效果时,需要对静态划分算法进行改进并引入动态负载平衡技术,使其在模拟过程中可根据各个结点的状况进行划分和动态负载调整,使各节点的负载达到平衡,从而提高电路模拟性能和速度,并最终建立一个高效稳定可靠的适合于超大规模集成电路设计的并行逻辑模拟系统。本文采用并行和逻辑模拟技术,完成了以下工作:(1)提出了并行逻辑模拟的研究思路,通过分散模拟工作量到并行机的多个处理器或普通工作站网络,减少了模拟时间,并提出了前端编译模块设计思想和实现方法。(2)提出了一种新的相关性消息取消方法。该方法在对并行逻辑模拟中的乐观同步机制和实现方法研究的基础上,通过回退策略中的消息取消方法实现相关性消息取消。(3)提出了一种静态划分与分配相结合的并行逻辑模拟划分方法。该方法通过解决并行逻辑模拟中的负载平衡,节省了资源,提高了并行逻辑模拟性能。(4)提出了一种新的基于时间偏差协议的动态负载平衡算法和一种新的模拟中负载度量方法,并提出了改善迁移性能的几种策略。(5)设计并开发了针对硬件描述语言的并行逻辑模拟系统的可视化测试平台。该平台能够针对模拟环境进行参数设计,为使用者提供了方便的用户环境,使模拟过程易于操作。(本文来源于《上海大学》期刊2006-01-01）
姜国均,俞恩军[10]（2005）在《PLC在电路逻辑模拟和实现中的应用》一文中研究指出介绍了PLC在数字电路逻辑模拟和实现中的应用;并给出了用Micrologix1000实现这种方法的例子。该方法既可用于数字电路验证和辅助教学中,也具有实际电路应用价值。(本文来源于《宁波职业技术学院学报》期刊2005年05期）
逻辑模拟论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
逻辑模拟是电子设计自动化(EDA)的重要组成部分,通过软件模拟来验证设计是否在功能和性能上达到预期的要求。主要介绍并行逻辑模拟系统的总体设计,并对于其性能影响因素进行分析。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
逻辑模拟论文参考文献
[1].熊斯年.基于模型驱动的智能变电站故障告警与检修逻辑模拟[D].电子科技大学.2018
[2].胡丹.并行逻辑模拟系统的总体设计[J].硅谷.2010
[3].曾松伟,李光辉.结合逻辑模拟和布尔可满足性的设计错误诊断方法[J].现代电子技术.2010
[4].高美蓉.利用Pspice9.2对数字电路进行逻辑模拟[J].科技信息.2009
[5].龙川,宁涛.数字电路门级并行逻辑模拟[J].计算机工程与应用.2008
[6].龙川.数字电路门级并行逻辑模拟研究[D].重庆大学.2008
[7].刘岩,白燕,李静.逻辑模拟验证中波形离散化及冒险问题研究[J].计算机工程与设计.2008
[8].李新国,李勇帆.逻辑模拟智能教学写作环境的研究[J].湖南第一师范学报.2006
[9].吴悦.基于硬件描述语言的并行逻辑模拟系统研究与实现[D].上海大学.2006
[10].姜国均,俞恩军.PLC在电路逻辑模拟和实现中的应用[J].宁波职业技术学院学报.2005
论文知识图
