导读:本文包含了自适应均衡器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:均衡器,判决,自适应,反馈,线性,递归,积分器。
自适应均衡器论文文献综述
展永政,胡庆生[1]（2019）在《采用0.18μm CMOS工艺的高速模拟自适应判决反馈均衡器》一文中研究指出采用0.18μm CMOS工艺设计实现适用于高速背板通信的2抽头模拟自适应判决反馈均衡器(DFE).采用半速率结构提高电路工作速度,降低功耗,并设计由乘法器和积分器构成的模拟最小均方(LMS)自适应电路.为了改善自适应算法的效果,对模拟LMS电路进行优化设计,使其既满足自适应算法的收敛性和稳定性要求,又能获得较小的积分误差,并且积分器能够输出稳定的偏置电压.包括整个焊盘在内的芯片面积为0.378 mm2.测试结果表明:电路自适应开启时能够对4 GHz损耗为12 dB的信道进行有效补偿,且垂直张开度和水平张开度分别达到275.5 mV和72 ps,均衡效果明显优于自适应关闭状态.当电源电压为1.8 V、工作速度为8 Gb/s时,电路的功耗为49.9 mW.所设计的模拟自适应DFE电路更适用于25 G及以上的高速通信链路系统.(本文来源于《浙江大学学报(工学版)》期刊2019年12期）
黄波[2]（2019）在《RLS算法自适应均衡器设计与仿真》一文中研究指出对于通信质量要求和通信速度要求而言,码间干扰是非常重要的影响因素。为了较为彻底的解决码间干扰,我们可以利用信道均衡技术,给予信道当中补偿其非理想特性参数,可以实现高效且高速的通信。本文讨论了RLS算法自适应均衡器,完成了相关的设计与仿真过程。(本文来源于《科学技术创新》期刊2019年31期）
周云波,杨煜[3]（2019）在《基于65 nm工艺的双模自适应连续时间线性均衡器设计》一文中研究指出描述了一种双模自适应连续时间线性均衡器(CTLE)的结构和电路设计。提出了一种结合HF-Boost、DC-Degeneration模式的双模CTLE,在5 Gb/s数据速率下提供最大的14 dB信道损耗补偿能力。该CTLE能够手动调节,也能进行基于二维眼图监视器算法的完全自适应调节。给出了均衡器电路的晶体管级设计和自适应算法引擎的模块级设计,并给出了仿真和测试结果。芯片采用65 nm高性能CMOS工艺制作,低剖面四边形平面封装。(本文来源于《固体电子学研究与进展》期刊2019年02期）
李嘉[4]（2018）在《高速自适应均衡器研究与设计》一文中研究指出串行器/解串器(SerDes)是目前高速数据传输系统中的主流通信技术。随着传输量和传输速率的提高,信道的非理想特性会损害传输信号、造成码间干扰,自适应均衡器因能对信道进行补偿、消除码间干扰而逐渐成为当前SerDes系统中的研究热点。文章研究设计了一种结合线性均衡器和2抽头系数判决反馈均衡器的均衡系统,判决反馈均衡器采用半速率结构和"预判决"结构以减轻时序要求,采用自适应算法和阈值跟踪技术以实现时变信道自适应均衡。实验结果表明,均衡系统在10Gb/s的数据速率下能够正常工作,均衡信号眼图水平张开度大于0.8UI。(本文来源于《信息通信》期刊2018年05期）
闫传荣[5]（2017）在《0.18μm CMOS6.25Gb/s自适应判决反馈均衡器的研究与设计》一文中研究指出近年来,随着云计算、视频点播等大数据吞吐量应用的兴起,人们对数据传输速率的要求越来越高。如今,串行通信技术已逐渐代替传统的并行通信技术成为高速数据通信的主流通信技术,但信道中存在的高频衰减、串扰、回波损耗、噪声等非理想因素将造成所传输的高速数据流存在严重的的码间干扰,从而严重影响数据传输的质量及最高速率。鉴于自适应判决反馈均衡器可以处理因信道的非理想特性造成的码间干扰,因而它成为人们的研究热点。本设计对现有的判决反馈均衡器技术进行广泛调研和深入研究,采用标准0.18μm CMOS工艺设计了一种自适应判决反馈均衡器。该均衡器主要包括半速率判决反馈均衡器电路和系数自适应电路。为了达到较高的工作速率,半速率判决反馈均衡器各个模块电路采用电流模逻辑设计,主要包括电流模加法器、电流模D触发器、电流模多路复用器电路;系数自适应电路采用符号-符号最小均方算法来设计,主要包括误差检测器、6-bit加减计数器、6位分段式电流舵数模转换电路。后仿真结果表明:在所有工艺角下所设计的均衡器均能可靠地工作于6.25Gb/s数据速率下。其中,输出数据眼图抖动小于6ps,摆幅最小400mV,最大摆幅700mV,水平张开度大于0.95UI。整个芯片的版图面积为0.68 0.71mm2。相对于其他相似设计,本设计结构紧凑。(本文来源于《南京邮电大学》期刊2017-10-26）
马雯[6]（2017）在《自适应均衡器在超短波高速数传系统中的应用》一文中研究指出为满足超短波(VHF)频段高速数据传输的需求,将π/4 DQPSK调制与自适应均衡技术相结合。基于VHF信道特性,并综合考虑性能及复杂度因素,选用自适应判决反馈均衡器结构,并采用递归最小二乘算法实现快速收敛。仿真结果表明,采用低阶均衡器,在实测多径信道模型下可获得良好的接收性能,但在扩展多径信道模型下接收性能有所下降。实际应用中,应根据传输距离及具体的无线传播环境,合理设置均衡器的抽头个数。(本文来源于《南阳理工学院学报》期刊2017年04期）
张明科,胡庆生[7]（2017）在《一个用于背板通信的24Gb/s高速自适应组合均衡器》一文中研究指出本文介绍了应用于背板通信系统中均衡器的设计与实现.该均衡器采用连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)和2抽头判决反馈均衡器(Decision Feedback Equalizer,DFE)的组合结构来消除信道码间干扰中的前标分量和后标分量.在设计中,CTLE采用双路均衡器结构补偿信道不同频率的损耗,减小了电路的面积和功耗;DFE采用半速率预处理结构来缓解传统DFE结构中关键反馈路径的时序限制,并采用模拟最小均方(Least Mean Square,LMS)算法电路控制DFE系数的自适应.电路采用IBM 0.13μm Bi CMOS工艺设计并实现,测试结果表明对于经过18英寸背板后眼图完全闭合的24Gb/s的信号,均衡后的眼图水平张开度达到了0.81UI.整个均衡器芯片包括焊盘在内的芯片面积为0.78×0.8mm~2,在3.3V的电源电压下,功耗为624m W.(本文来源于《电子学报》期刊2017年07期）
秦伟[8]（2017）在《基于TMS320VC5509A的自适应均衡器的算法设计》一文中研究指出有效性和可靠性是设计通信系统时不得不考虑的两个问题,在无线通信系统中,多径效应和多普勒频移是造成码间干扰,导致频率和时间选择性衰落的主要原因。自适应均衡技术应运而生,由于自适应均衡器可以产生与信道特性相反的特性,用来消除信道的的时变多径传播特性带来的干扰,在现代数字微波通信系统中得到了广泛的应用。本文主要针对数字微波通信系统中信道的时变多径衰落的特性,对自适应均衡器及其算法进行了研究,并在TI公司生产TMS320VC5509A定点DSP开发板上进行了实现。首先本文介绍了无线通信中的信道以及所用的模型,并给出了信道的等效离散时间模型。紧接着对自适应均衡器的结构分类以及工作原理做了阐述,对自适应均衡算法及其调节准则做了理论性的介绍分析,并在MATLAB软件环境下模拟实际环境,对使用LMS和RLS算法实现自适应均衡器的性能进行了验证分析。随后在VC6.0环境下对自适应均衡器进行了模拟仿真,用C++语言编写了矩阵类,实现了矩阵的基本操作,产生了高斯白噪声和数据输入矩阵,在此基础上实现了RLS和LMS两种算法的自适应均衡器,为利用DSP实现自适应均衡器打下基础。最后,先通过建立自适应噪声消除模型,在TMS320VC5509A定点DSP开发板上对使用LMS和RLS两种算法自适应均衡器中滤波部分的功能进行了仿真验证,达到了理想要求,最终,在上述开发板上实现了采用LMS算法的自适应均衡器,并对不同信道不同信噪比不同步长以及信道发生变化的时变信道的实验结果进行了比较和分析。本系统主要采用C语言编写完成,具有很好的可读性和可移植性,维护方便,参数设置灵活,具有很好的应用前景。(本文来源于《中北大学》期刊2017-05-31）
石柳[9]（2017）在《自适应均衡器在高速散射通信中的研究及应用》一文中研究指出近年来,高速率传输成为散射通信发展的重要方向。由于散射信道存在多径效应,同时也因它的带宽有限性和非理想性,会产生码间串扰(ISI)。严重的ISI会造成性能损失甚至使通信系统无法正常工作,因此消除码间串扰(ISI)影响是散射高速通信的关键点和难点。为了消除ISI,通常在接收端采用自适应均衡技术。自适应均衡器可提高通信设备的适应能力,有效消除ISI的影响,节约成本。论文在研究散射信道特性基础上,对多种均衡器结构进行了分析和仿真,之后对自适应均衡算法进行了分析,并对该算法的收敛特性与步长因子μ的关系进行了重点分析。根据散射通信的特点,本文提出了一种全数字内插定时算法,并采用大容量FPGA进行了 34Mb/s全数字QPSK调制解调器实现。论文的研究内容包括:1.介绍了用于描述多径信道的离散时间信道模型。基于该信道模型,对两种均衡器先从公式推导进行理论分析,然后通过matlab仿真,进行性能比对。然后分析和讨论了 LMS算法的稳态性能和收敛特性。2.分析和仿真了在存在定时偏差情况下,分数间隔均衡器和整数间隔均衡器的输出均方误差性能。然后通过分析传统的联合均衡的定时提取算法一中心抽头跟踪算法,推导和说明该算法的相位误差调整函数的特性。考虑到传统中心抽头跟踪算法需要外部硬件电路支持的局限性,本文提出了一种全数字内插定时算法。3.对34Mb/s散射调制解调器硬件实现框图进行了介绍,同时指出了散射调制解调器硬件关键技术。给出了调制解调器性能测试的结果,它包括在高斯白噪声和多径信道两种不同信道条件的结果。另外也对系统的定时同步进行了测试。(本文来源于《西安电子科技大学》期刊2017-04-01）
曹松[10]（2017）在《适用于多协议的高速均衡器研究及自适应算法的实现》一文中研究指出随着5G系统、云计算和移动互联网的发展,人们对通信系统中数据传输速率的要求日益增加。为了降低研发和生产费用,串行链路产业从单一,专用的串行链路协议向多协议发展是大势所趋。高频损耗、反射、串扰和噪声等非理想特性引起的码间干扰是影响数据传输速率提高的关键因素,在多协议系统中,不同协议信道多样的非理想特性更需要关注。本文研究了多协议高速自适应均衡器的设计。首先基于ADS软件对多协议高速自适应均衡器进行建模,根据不同特性信道对均衡器配置进行优化。本文的多协议均衡器采用FFE+DFE的结构,其中FFE为可选项,并对DFE采用SS-LMS自适应算法。给出的建模结果表明本文的多协议均衡器对不同特性的信道均有良好的均衡效果。接着,分别针对8Gb/s和10Gb/s速率的信号,本文对多协议高速自适应均衡器采用0.18μm CMOS工艺进行了电路设计。FFE采用T/2抽头间隔的两前抽结构,其中延时线为多级级联的源极电容衰减结构,并且采用电容校准和电阻校准技术,以应对频率变化和工艺角变化带来的延时偏差。DFE采用两抽头半速率结构,并对第一抽头使用基于EOM的SS-LMS算法进行自适应调节。仿真结果表明校准技术能在较大的范围内对FFE的延时进行校准,EOMSS-LMS算法的自适应性能良好。该均衡器版图面积(包含焊盘)为0.81mm×0.66mm=0.54mm2,后仿真结果均表明电路性能良好,对于选定的叁种协议信道,输出眼图张开度均达到0.8UI以上,符合指标要求。(本文来源于《东南大学》期刊2017-03-05）
自适应均衡器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
对于通信质量要求和通信速度要求而言,码间干扰是非常重要的影响因素。为了较为彻底的解决码间干扰,我们可以利用信道均衡技术,给予信道当中补偿其非理想特性参数,可以实现高效且高速的通信。本文讨论了RLS算法自适应均衡器,完成了相关的设计与仿真过程。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
自适应均衡器论文参考文献
[1].展永政,胡庆生.采用0.18μmCMOS工艺的高速模拟自适应判决反馈均衡器[J].浙江大学学报(工学版).2019
[2].黄波.RLS算法自适应均衡器设计与仿真[J].科学技术创新.2019
[3].周云波,杨煜.基于65nm工艺的双模自适应连续时间线性均衡器设计[J].固体电子学研究与进展.2019
[4].李嘉.高速自适应均衡器研究与设计[J].信息通信.2018
[5].闫传荣.0.18μmCMOS6.25Gb/s自适应判决反馈均衡器的研究与设计[D].南京邮电大学.2017
[6].马雯.自适应均衡器在超短波高速数传系统中的应用[J].南阳理工学院学报.2017
[7].张明科,胡庆生.一个用于背板通信的24Gb/s高速自适应组合均衡器[J].电子学报.2017
[8].秦伟.基于TMS320VC5509A的自适应均衡器的算法设计[D].中北大学.2017
[9].石柳.自适应均衡器在高速散射通信中的研究及应用[D].西安电子科技大学.2017
[10].曹松.适用于多协议的高速均衡器研究及自适应算法的实现[D].东南大学.2017
论文知识图
