导读:本文包含了高速数字电路设计论文开题报告文献综述及选题提纲参考文献，主要关键词:数字电路,导航计算机,信号完整性,SDRAM
高速数字电路设计论文文献综述
贾明福,宋舒雯,王宁,袁寰[1]（2019）在《合理运用SI技术快速收敛高速数字电路设计》一文中研究指出随着数字电路集成度和工作频率的不断提高,信号完整性(Signal Integrity, SI)问题在产品研制过程中越来越突出。以惯导系统中的某导航计算机为例,针对故障信号回路,使用仿真软件对其SDRAM时钟信号进行信号完整性仿真,并进行优化设计。通过对比优化前和优化后的仿真与测量结果,验证了由于端接参数不匹配造成SDRAM时钟信号的非单调性畸变问题。仿真与测量结果表明,在产品研制流程中加入信号完整性仿真环节有利于设计快速收敛,提前规避风险,缩短研发周期,降低设计成本,提高电路产品的可靠性和电磁兼容性。(本文来源于《导航定位与授时》期刊2019年02期）
孙丽华[2]（2018）在《高速数字电路设计技术的应用》一文中研究指出高速数字电路被越来越广泛的运用于人们的生活和工作中,此电路的设计是一项专业性强达成度高的工作,设计水平直接影响到信号传输质量,因此要求设计人员在设计过程中需要全面考量各方面的因素,其对于设计中的传输线路功能需要重视,只有这样才能达到数字电路,满足实际应用的需求,本文就高速数字电路设计技术应用展开分析。(本文来源于《电子技术与软件工程》期刊2018年16期）
袁寿财,武华,王兴全[3]（2018）在《高速低功耗数字逻辑比较器的电路设计》一文中研究指出功耗、速度和芯片面积是当今便携电子领域极为关键的技术参数.本文拟采用不同的数字逻辑技术和不同电路结构设计并实现数字逻辑比较器,使电路在功耗、传输延迟、芯片面积以及占用晶体管数等方面得到优化.基于Tanner-EDA仿真平台,选用电源电压0.7 V及45-nm工艺参数规范,对本文设计的每种电路的功耗、速度和面积进行仿真,通过分析比较仿真结果,综合每种电路的结构特点和电性能参数,选取最优电路设计,对该电路进行版图设计和版图参数提取,从而进行电路后仿真验证并最终实现高性能的数字逻辑比较器电路芯片.(本文来源于《赣南师范大学学报》期刊2018年03期）
陈卓[4]（2018）在《基于JESD204B协议的高速串行接收机控制器的数字电路设计与实现》一文中研究指出随着现代信息技术设备不断地改进,迫使数据转换器不断提高其分辨率、采样速率和带宽。而这一改变使得传统的接口如CMOS和LVDS由于受限于其传输速率、功耗等因素已无法满足数据转换器与接收机(FPGA、ASIC)传输速率的需求,所以对于满足数据转换器高速传输需求的串行收发器的设计成为高速串行接口领域急需解决的问题。在这种情况下,JEDEC协会提出了一种高速串行接口标准JESD204B,以其更高的通道传输速率、更少的引脚数量、更低的系统成本逐渐被国外接口开发商广泛使用。但是该接口技术在国内还处于起步阶段,还没有成熟的解决方案。本文为了满足市场迫切的需求和寻求国内接口技术的突破,设计了一种基于JESD204B协议的高速串行接收机控制器,其通道传输速率最高达12.5Gbps,支持协议规范中的子类0和子类1模式,支持多通道同步和确定性延迟。本文首先讲述了JESD204系列协议的发展进程,比较了各个协议版本之间的差异和改进之处。然后对JESD204B协议的码组同步、初始化通道对齐、对齐码插入与替换及确定性延迟进行了详尽的分析。之后在对JESD204B接收机协议理论研究的基础上,提出了JESD204B接收机控制器的架构设计方案并采用自上而下的设计方法,完成了接收机控制器数据链路层和传输层各个模块的设计及仿真。此外,本设计提出了片内测试的解决方案,能够方便地对流片后的样片进行功能测试。本文所设计的JESD204B接收机控制器采用了TSMC 55nm的工艺进行了流片,并在片内测试方案的基础上使用Xilinx KC705开发板搭建了测试平台。最后,根据接收机控制器相关设计指标,完成了样片各个功能的测试。通过对测试结果的分析,本文设计的基于JESD204B协议的高速串行接收机控制器能够与样片内的发射机及Xilinx集成的JESD204B接口IP正确传输数据,实现了单通道10Gbps的串行传输速率、JESD204B规范中的子类0和子类1模式、多通道同步以及子类1模式下的可配置确定性延迟。(本文来源于《重庆大学》期刊2018-04-01）
郑文斌,凤雷,乔家庆,刘冰,付平[5]（2018）在《基于CDIO与慕课的高速数字电路设计教学改革》一文中研究指出本文结合高校涉及高速数字电路设计相关内容教学过程中存在的问题,从培养新时代卓越工程师的目标出发,考虑引入国际优秀CDIO教育理念和MOOC先进的自主学习方法,从教学内容、教学方法、考核考试等多方面提出有效的教学改革措施,可以提高学生的学习热情,对培养学生的综合实践能力起到积极有效的作用,是解决目前高速数字电路设计教学中问题的一个较好的方法。(本文来源于《中国教育信息化》期刊2018年03期）
张绍华,周强[6]（2018）在《高速数字电路设计中信号完整性分析与思考》一文中研究指出提高信号的完整性,是提高高速数字电路设计水平及性能的主要途径。本文简要分析了与高速数字电路信号完整性有关的因素,强调了控制各因素的重要性。基于此,主要从反射、串扰、噪声叁方面出发,详细探讨了各因素的控制方法。并通过建立仿真模型、观察仿真效果的方式,证实了本课题所提出的设计方案的有效性。(本文来源于《数字通信世界》期刊2018年02期）
潘元忠[7]（2017）在《高速数字电路设计技术的应用研究》一文中研究指出高速数字电路设计具有很强的专业性和实践性,设计人员的技能水平直接决定了信号传输的质量,继而对数字电路的应用效果产生一定影响,因此在相关设计工作中必须要对各项影响因素作出全面考虑,并将提高数字电路信号质量作为主要目标,只有这样才能更好的满足实际需求。本文将对高速数字电路设计技术的应用进行探究。(本文来源于《数字技术与应用》期刊2017年12期）
刘芳芳[8]（2017）在《浅谈计算机高速数字电路设计技术及优化措施》一文中研究指出在先进电子科技迅速发展的今天,高速数字电路设计开始出现,其是对电子技术运用性能的全部呈现,同时高速数字电路设计技术在各个方面获得了广泛性的推广及应用。可是,此项技术在具体运用的过程当中,也会受到来自各方面因素不同程度上的影响,譬如:信号线间的距离、阻抗无法匹配等,都会在一定程度上造成高速数字电路设计的应用成效。为促使这一状况得到根本性的改善,本文针对计算机高速数字电路设计技术及优化措施进行具体的论述。(本文来源于《数码世界》期刊2017年10期）
王威[9]（2016）在《计算机高速数字电路设计技术及优化策略》一文中研究指出随着计算机技术的快速发展,以其为依托的高速数字电路设计技术在相关行业得到了广泛的应用,通过合理布置每个电子元件,优化电路设计,各项参数合理定义,对整个电器系统的运行具有重要意义,运行效率大大提升。由于计算机高速数字电路设计技术自身的各项优势较为突出,对整个电子技术行业的发展起到了积极的促进作用,本文结合多年实际工作经历,对该技术进行详细的分析和深入的探究。(本文来源于《通讯世界》期刊2016年20期）
王俊博[10]（2016）在《浅谈高速数字电路中的信号完整性设计》一文中研究指出本文主要针对高速数字电路中的信号如何进行完整性设计进行了分析,要想对其进行详尽的分析,首先就要对相关的基本概念加以一定的认识,并且在此基础上,找出反射产生的原因,这样才能有目的性的找出解决方案,让信号设计变得更加完善,希望通过本文的论述能够为相关人士在今后的设计工作提供一定的帮助,更好的发展高速数字电路。(本文来源于《通讯世界》期刊2016年20期）
高速数字电路设计论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
高速数字电路被越来越广泛的运用于人们的生活和工作中,此电路的设计是一项专业性强达成度高的工作,设计水平直接影响到信号传输质量,因此要求设计人员在设计过程中需要全面考量各方面的因素,其对于设计中的传输线路功能需要重视,只有这样才能达到数字电路,满足实际应用的需求,本文就高速数字电路设计技术应用展开分析。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高速数字电路设计论文参考文献
[1].贾明福,宋舒雯,王宁,袁寰.合理运用SI技术快速收敛高速数字电路设计[J].导航定位与授时.2019
[2].孙丽华.高速数字电路设计技术的应用[J].电子技术与软件工程.2018
[3].袁寿财,武华,王兴全.高速低功耗数字逻辑比较器的电路设计[J].赣南师范大学学报.2018
[4].陈卓.基于JESD204B协议的高速串行接收机控制器的数字电路设计与实现[D].重庆大学.2018
[5].郑文斌,凤雷,乔家庆,刘冰,付平.基于CDIO与慕课的高速数字电路设计教学改革[J].中国教育信息化.2018
[6].张绍华,周强.高速数字电路设计中信号完整性分析与思考[J].数字通信世界.2018
[7].潘元忠.高速数字电路设计技术的应用研究[J].数字技术与应用.2017
[8].刘芳芳.浅谈计算机高速数字电路设计技术及优化措施[J].数码世界.2017
[9].王威.计算机高速数字电路设计技术及优化策略[J].通讯世界.2016
[10].王俊博.浅谈高速数字电路中的信号完整性设计[J].通讯世界.2016