导读:本文包含了重定时论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:时序,电路,时钟,数据,冗余,故障,分配。
重定时论文文献综述
李鹏,郭小波,王禹[1]（2019）在《基于寄存器重定时的流水线时序电路再综合算法》一文中研究指出FPGA查找表网表可以用布尔满足性一致的电路代替,由于受到时序线路关键路径时延的限制,传统再综合方案不能做到面积最佳优化。利用时序电路中各流水级中存在的时间裕量可以补充查找表,再综合方案中增加的路径时延,从而能得到最佳的面积优化方案。实验数据表明,该算法能进一步提高查找表的面积优化能力。(本文来源于《河南工程学院学报(自然科学版)》期刊2019年03期）
高金定,许慧燕,杨盼,段波[2]（2016）在《基于割集重定时规则的串行最小均方误差自适应滤波器》一文中研究指出针对标准串行最小均方误差(LMS)自适应滤波器运算速度受到系数更新模块运算限制的不足,提出了基于割集重定时规则的LMS自适应滤波器。通过利用割集重定时技术,对标准串行LMS自适应滤波器关键路径进行了优化,有效缩短了该滤波器关键路径,提高了运行速度。利用DSP Builder软件构建了改进前后自适应噪声对消模型并进行了仿真,仿真验证表明:未引入流水线结构的情况下,在EP2C35F484型现场可编程门阵列(FPGA)芯片上,自适应滤波器响应速度从20.40 MHz提高到了22.89 MHz。利用割集重定时技术对自适应滤波器结构关键路径进行优化设计,能有效的提高自适应滤波器的响应速度。(本文来源于《探测与控制学报》期刊2016年01期）
王仁贵,高亚男[3]（2010）在《收入分配规则重定时》一文中研究指出在现阶段不下定决心解决分配失衡问题,随着增量的做大,差距将进一步拉大。事关稳定与长远发展的分配制度改革已经不容拈轻怕重收人分配改革,已被中央摆上重要的议事日程。12月10日至12日召开的中央经济工作会议要求,(本文来源于《了望》期刊2010年51期）
周长江[4]（2004）在《以时钟周期为优化目标的快速重定时算法研究》一文中研究指出随着集成电路规模的扩大及其应用的推广,迫切需要缩短设计时间,降低设计难度。高层次综合(HLS)系统就起着这样的作用。但是由于综合器综合得到的电路网表不一定能达到设计者的设计要求,所以需针对给定的速度要求,对综合得到的时序电路进行速度优化,其中针对时序逻辑的重定时优化技术,便是一种重要的优化技术。重定时在保证功能不变的前提下,通过移动时序元件的位置和改变时序元件的个数来优化同步时序电路的速度、面积和功耗。 本文针对目前重定时算法的时间复杂度较大的弱点,对FEAS算法进行了改进,提高了算法的运行速度。接着根据实际电路中周期约束远远大于权重约束的情况,提出一种减少周期约束的算法,算法首先将路径分类,由不同路径来确定重定时值的取值区间。不断缩小其取值范围,最终确定其值。 本文实验以ISCAS89标准测试电路的EDIF网表为输入数据源,通过编写C程序对FEAS算法、改进的FEAS算法和基于路径分类的重定时算法进行对比,结果表明我们的算法能够快速完成同步时序电路的重定时变换。(本文来源于《国防科学技术大学》期刊2004-11-01）
李敏[5]（2003）在《同步时序电路中的重定时算法研究》一文中研究指出随着集成电路规模的扩大及其应用的推广，迫切需要缩短设计时间，降低设计难度。高层次综合(HLS)系统就起着这样的作用。但是由于综合器综合得到的电路网表不一定能达到设计者的设计要求，所以需针对给定的速度要求，对综合得到的时序电路进行速度优化。优化的方法大致可分为两类：(1)组合优化方法，即将组合电路的优化方法直接用于时序电路。(2)重定时，重定时在保证功能不变的前提下，通过移动时序元件的位置和改变时序元件的个数来优化同步时序电路的速度、面积和功耗。 Leiserson和Saxe于1983年提出了利用重定时优化同步时序电路，并于1991年对重定时优化算法做了全面的总结。近年来，重定时技术被应用于电子设计自动化的各个领域中。遗憾的是，以前提出的重定时算法不能很好地与组合优化方法结合起来。而实际的电路优化系统应该将重定时算法与其它组合优化方法结合在一个优化流中，充分发挥二者的优势。本文提出一种新的重定时算法，可以与其它组合优化算法很好地结合。 当给定设定的时序约束条件，如目标时钟周期时，利用重定时优化可以消除时序冲突，我们称此重定时优化方法为时序调整策略。有效重定时的判定算法是重定时优化的关键，因此也是时序调整策略的关键。在时序调整策略中，有效重定时的判定算法主要分为两类，一类是基于图中最小权路径算法的有效重定时的判定算法，另一类是基于简单重定时的有效重定时的判定算法。本文在基于简单重定时的基础上提出了一种重定时算法FAM，此算法的时间计算复杂度较经典算法FEAS有所改善。 本文对重定时算法进行了深入研究，目的在于消除同步时序电路的时序冲突，从而缩短集成电路的设计时间。(本文来源于《哈尔滨工程大学》期刊2003-02-01）
黄仁平[6]（2002）在《基于SY69753L的3.3V155Mbps OC-3/STS-3时钟恢复和数据重定时电路》一文中研究指出SY69753L是一个可在3.3V155Mbps的OC -3/STS -3反向不归零应用中完成时钟恢复和数据重定时功能的完整集成电路。该电路特别适用于SONET/SDH/ATM应用和其它高速数据传输系统。文章给出了采用SY69753L设计的一个时钟恢复和数据重定时电路。(本文来源于《国外电子元器件》期刊2002年10期）
黄祖兰,叶以正[7]（2000）在《基于重定时的时序逻辑优化策略》一文中研究指出提出了一种去除同步时序电路中冗余逻辑的方法 .针对时序冗余难于识别的问题 ,这种方法引入重定时技术 ,将电路中的时序冗余转换为冗余的组合逻辑 ,然后利用已有的比较成熟的组合逻辑优化工具将其去除 .这样避免了提取电路的状态表及对电路状态空间的遍历 ,从而能够大大降低时序电路冗余识别和去除的复杂度 .将相关算法应用于 ISCAS'89基准电路集 ,结果验证了其有效性(本文来源于《计算机研究与发展》期刊2000年04期）
黄祖兰,叶以正[8]（2000）在《基于重定时的高性能控制电路间接测试生成方法》一文中研究指出对性能驱动控制逻辑进行测试生成难度较大 ,通常要加入可测性结构 ,但会影响原电路优化性能并增加生产成本 .本文以重定时理论为基础 ,提出了对高性能时序电路进行间接测试生成的方法 ,这种方法在不影响原电路任何优化特性的前提下 ,可显着降低测试生成时间 ,提高测试生成质量 .在ISCAS’ 89部分基准电路进行实验 ,结果证明了其有效性(本文来源于《电子学报》期刊2000年02期）
张颖光,李建荣,杨光[9]（1999）在《带自动速率选择的数据重定时锁相环CLC016》一文中研究指出带自动速率选择的数据重定时锁相环CLC016,可实现高速串行时钟和数据的再生恢复,码速率范围40Mbps～400Mbps,可广泛用于各种高速串行数字传输系统。本文介绍了CLC016 的原理、特点、性能参数与典型应用。(本文来源于《集成电路应用》期刊1999年06期）
张颖光,李建荣,杨光[10]（1999）在《带自动速率选择的数据重定时锁相环CLC016的原理、设计与应用》一文中研究指出带自动速率选择的数据重定时锁相环ＣＬＣ０１６，可实现高速串行时钟和数据的再生恢复，码速率４０Ｍｂｐｓ～４００Ｍｂｐｓ，可广泛用于各种高速串行数字传输系统。本文介绍了ＣＬＣ０１６的原理、特点与典型应用，重点说明了设计和应用中的一些重要问题(本文来源于《国外电子元器件》期刊1999年02期）
重定时论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对标准串行最小均方误差(LMS)自适应滤波器运算速度受到系数更新模块运算限制的不足,提出了基于割集重定时规则的LMS自适应滤波器。通过利用割集重定时技术,对标准串行LMS自适应滤波器关键路径进行了优化,有效缩短了该滤波器关键路径,提高了运行速度。利用DSP Builder软件构建了改进前后自适应噪声对消模型并进行了仿真,仿真验证表明:未引入流水线结构的情况下,在EP2C35F484型现场可编程门阵列(FPGA)芯片上,自适应滤波器响应速度从20.40 MHz提高到了22.89 MHz。利用割集重定时技术对自适应滤波器结构关键路径进行优化设计,能有效的提高自适应滤波器的响应速度。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
重定时论文参考文献
[1].李鹏,郭小波,王禹.基于寄存器重定时的流水线时序电路再综合算法[J].河南工程学院学报(自然科学版).2019
[2].高金定,许慧燕,杨盼,段波.基于割集重定时规则的串行最小均方误差自适应滤波器[J].探测与控制学报.2016
[3].王仁贵,高亚男.收入分配规则重定时[J].了望.2010
[4].周长江.以时钟周期为优化目标的快速重定时算法研究[D].国防科学技术大学.2004
[5].李敏.同步时序电路中的重定时算法研究[D].哈尔滨工程大学.2003
[6].黄仁平.基于SY69753L的3.3V155MbpsOC-3/STS-3时钟恢复和数据重定时电路[J].国外电子元器件.2002
[7].黄祖兰,叶以正.基于重定时的时序逻辑优化策略[J].计算机研究与发展.2000
[8].黄祖兰,叶以正.基于重定时的高性能控制电路间接测试生成方法[J].电子学报.2000
[9].张颖光,李建荣,杨光.带自动速率选择的数据重定时锁相环CLC016[J].集成电路应用.1999
[10].张颖光,李建荣,杨光.带自动速率选择的数据重定时锁相环CLC016的原理、设计与应用[J].国外电子元器件.1999
论文知识图
