何进[1]2004年在《基于硬件描述语言和SOPC的循环纠错码编译码器的设计和实现》文中研究说明本课题来源于“通信原理实验装置”实验箱的开发项目。通信原理实验装置是通信工程和相关专业的本科生学习“通信原理”课程的实验装置，该装置主要实现锁相环、循环码的编译码器、帧同步、位同步等实验。本课题的基础是前期已经实现了循环纠错码的编译码传统电路的设计，本课题的目的是将前期的产品设计升级，将各实验模块集中到一个可编程逻辑电路(PLD)芯片中，以便于减少芯片的数量和增加可编程、可升级性。每个实验模块以自顶向下(TOP-DOWN)的设计方法实现硬件描述语言的设计，然后将各设计集成到一个PLD芯片中。本课题的任务是实现实验装置中循环纠错码的编译码功能部分的改造。 本文将此任务分为两个阶段的工作，第一阶段是循环纠错码的编译码电路的VHDL设计和实现。本部分工作拟借助于EDA工具采用硬件描述语言VHDL实现循环纠错码的编译码。本文从循环纠错码编译码模块的逻辑功能描述出发，用VHDL实现了所需要的功能，然后用EDA工具对所设计的模块进行编译、综合、仿真。结果表明所做的设计是完全能够达到设计要求的，而且对于同种类型但不同n、k值的(n，k)循环纠错码，只要改变模块中相关的语句，即可实现硬件的重构，因此增大了模块的可重复使用性，极大地减少了改变设计的工作量。 第二阶段探讨基于可编程片上系统(SOPC)的循环纠错码的编译码器设计过程，这部分工作为技术的继续升级做储备。随着可编程逻辑器件的发展，已经可以实现将微处理器软核嵌入到可编程逻辑器件内部。SOPC既具有微控制器系统的高度灵活性，又具有用户可编程特性，使其成为现代电子技术和电子系统设计的发展方向。本课题采用Xilinx公司提供的32位微处理器软核MicroBlaze和可编程芯片VirtexⅡ和Xilinx公司的SOPC开发套件EDK(Embedded Development Kit)作为设计工具。首先用C语言编写了实现循环纠错码的编译码器硬件的程序，再在MS DOS环境下通过了程序的编译和调试运行，最后实现了基于VirtexⅡ芯片的循环纠错码的编译码器的SOPC设计。
杨晓青[2]2007年在《基于SOPC的通用编译码器的实验装置研究》文中研究说明信道编码常用于容易发生干扰的无线信道和存储信道中，随着VLSI技术的发展，采用ASIC或FPGA技术来实现信道编码器应用广泛。本文实现了一种基于SOPC技术的通用编译码器实验装置，此装置对传统的实验设备进行了革新，将计算机技术与通信教学实验有机结合，利用SOPC技术将多种编译码模块和微处理器模块集成到一片FPGA内部，利用可编程逻辑的灵活性和Nios的强大处理能力，实现了多个模块的集成，提高了系统的稳定性，使系统升级变得更加容易，此实验装置具有较强的通用性和参与性。论文主要涉及VHDL语言设计、硬件电路设计、C语言程序设计和计算机通信等。本文主要完成两方面的工作：1、研究了多种信道编译码方式的基本原理和算法，利用硬件描述语言实现了汉明码、卷积码、交织码、线路编码和RS码的编译码器。其中，编码及译码两部分可以相互配合，也可以独立使用，学生可以通过一些简单的设置，实现不同编码方式和其它模式选择。2、利用SOPC技术，构建了由QuartusⅡ、SOPC Builder、Nios IDE等软件构成的开发平台。在此基础上采用Altera公司低成本的Cyclone系列芯片完成了整个系统的硬件设计。此硬件平台是一个通用的SOPC系统平台，可以完成其它的SOPC设计及FPGA设计。
张志芳, 朱鹏景, 朱铁林, 赵旦峰[3]2019年在《码率兼容的LDPC译码器高层次综合实现》文中认为针对LDPC码译码算法硬件实现复杂度高和开发周期长的问题,提出了采用一种高层次综合的方式来高效地实现硬件设计.以实现码率兼容QC-LDPC码的最小和译码算法的硬件实现为目的,首先使用C语言对该算法结构进行描述,再对数据存储和循环调度等方面进行调整和优化以适应硬件环境.然后利用高层次综合工具在接口综合、循环优化、数组优化等方面进一步优化,提高译码模块的资源利用率和数据吞吐率.最后通过C综合实现算法的RTL级描述.联合仿真结果表明,用高层次综合工具实现LDPC译码器在大大缩短开发周期的前提下,仍然具有优异的译码性能.
参考文献：
[1]. 基于硬件描述语言和SOPC的循环纠错码编译码器的设计和实现[D]. 何进. 郑州大学. 2004
[2]. 基于SOPC的通用编译码器的实验装置研究[D]. 杨晓青. 北京化工大学. 2007
[3]. 码率兼容的LDPC译码器高层次综合实现[J]. 张志芳, 朱鹏景, 朱铁林, 赵旦峰. 微电子学与计算机. 2019