导读:本文包含了高速串行总线论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:总线,以太网,速率,无源,信号,随机数,示波器。
高速串行总线论文文献综述
闫哲,张艳飞,杜晓华[1]（2019）在《基于Sigrity的高速串行总线GTX仿真分析》一文中研究指出GTX是一种高速串行收发器,具备高速率、低功耗的特点,可用于实现收发双向独立传输。在Xilinx的Virtex6FPGA中灵活配置,且与其他逻辑资源紧密联系。在Cadence Sigrity环境下调用GTX的IBIS模型,添加从PCB板提取的S参数,对Virtex6 FPGA GTX收发器进行信号完整性仿真,模拟真实应用环境,对接收眼图进行分析。仿真结果证明,GTX能够实现在6 Gbps以下数据速率的高可靠性传输,能够满足大容量高速数据传输的要求,通过修改过孔,提出了一种优化传输系统的方法。(本文来源于《计算机与网络》期刊2019年13期）
侯轶宸,冯毅[2]（2019）在《高速串行总线与传统航空总线的混合应用研究》一文中研究指出嵌入式计算机中高性能处理器的普遍使用,使得处理器间数据通信向大吞吐量趋势迅猛发展。RapidIO通信接口以其高传输速率、低传输延时的特性被广泛地应用于新一代嵌入式计算机的设计中。新一代航空嵌入式计算在追求高性能处理能力的同时,稳定可靠的低速航空总线,如ARINC429总线、1553B总线,依然大量使用。而数据传输过程中,高速串行总线与传统航空总线之间数据匹配问题是设计过程中必须考虑的问题。提出了一种使用FPGA实现高速串行总线与传统航空总线数据传输匹配的方法,与传统使用处理器实现传输数据匹配法相比,该方法具有低转换延时、高可靠性等特点。(本文来源于《航空计算技术》期刊2019年03期）
万玛宁,王莹,周继芹,张伟功[3]（2018）在《动态可重构高速串行总线中断请求方法的设计与实现》一文中研究指出动态可重构高速串行总线(UM-BUS)具有多通道并发冗余的特征以及远程存储访问能力,然而传统的固定网络结构已不能适应CPS、物联网对异构资源动态接入、多源感知融合的需求.为解决UM-BUS总线网络中功能模块的即插即用和实时响应,本文提出一种低开销、高效率的中断请求与仲裁方法,采用基于编码仲裁的方式实现总线节点设备的中断处理,满足CPS、物联网应用环境下,UM-BUS总线节点设备之间事件中断通知与快速实时响应的需求.(本文来源于《微电子学与计算机》期刊2018年10期）
柳萌,安军社,周昌义[4]（2018）在《SpaceWire高速串行总线低信号速率建立链路的研究》一文中研究指出SpacWire(SpW)高速数据总线协议规定了其通信链路10 Mbps的启动速率,这使得SpW数据接口必须要能提供10 MHz的时钟(DDR数据传输的情况下为5 MHz)。在某些特殊的应用场景下,比如要求更低的待机功耗,PCB板没有该指定时钟输入或者系统时钟分频无法提供该指定时钟等,直接降低启动速率会造成链路初始化连接失败[3]。文中提出SpW高速数据总线在低于标准启动速率下建立链路的方法,对协议分析获得相应的数值,并进行仿真验证。仿真测试表明,该方法在低于标准的链路启动速率下,链路可以成功建立,具有较高的应用价值。(本文来源于《电子设计工程》期刊2018年18期）
焦晓曼[5]（2018）在《宽带示波器高速串行总线解码与分析软件设计》一文中研究指出随着高速串行总线接口技术的应用日益广泛,测试者对高速串行信号的测试需求快速增长,对测试仪器的带宽、采样率、存储深度等性能指标要求也越来越高。数字示波器作为电子信息领域用途最广、用量最大的测试仪器,其高速串行总线协议信号的解码与分析功能已变得必不可少。同时,随着FPGA+工控机架构的出现以及多线程处理技术的应用,很大程度上提高了示波器的数据运算效率,并且示波器的人机交互界面也变得更为美观和人性化。本文结合某型号20GSPS数字存储示波器项目,重点对示波器的高速串行总线协议解码与分析功能进行了研究,设计了示波器的协议解码分析模块的软件部分,实现了对JTAG、SATA、PCIe等高速串行总线协议的解码与分析,具体内容如下:1、高速串行总线协议编码原理研究及解码流程设计。对课题涉及的JTAG、SATA、PCIe等叁种高速串行总线协议的编码原理进行了研究,并根据每种协议的编码方式和数据包格式设计了对应的解码流程。2、高速串行总线协议解码算法研究。根据每种协议的编码方法设计相应的解码算法,对所研究的总线协议中用到的编码及解码方式进行研究。首先对示波器采集到的原始协议数据进行预处理,产生逻辑化的0、1串行码流,提高后续解码分析的工作效率;然后对协议解码需要用到的数据解扰算法、8B/10B算法、CRC校验算法以及帧起始匹配算法进行了分析和设计,这些算法是实现协议解码分析模块的关键所在。3、协议解码与分析模块的设计实现。将模块分为解析部分和显示部分,使用类继承结构,将多种协议的共有特征提炼出来封装为一个基类,每种协议独有的特征封装为子类,使代码结构清晰,复用性高。将解码结果存储到相应的动态存储区中,从中获取有效解码信息来用于解码标签或者事件列表的显示。最后,对设计的协议解码分析模块进行了测试验证。测试结果显示,本协议解码分析模块能够得出正确的解码结果,并且模块运行稳定,从而表明了所用算法和实现功能的正确性。(本文来源于《电子科技大学》期刊2018-04-12）
吴均,黄刚,庄哲民[6]（2017）在《高速串行总线过孔结构优化及设计与仿真协同流程》一文中研究指出56 G PAM4已经是近年来高速串行总线设计的新热点,同时行业也开始关注56 G NRZ和112 G PAM4的实现。速率提升带来了通道设计的挑战,尤其是过孔结构的优化,是无源通道性能的关键指标。从两方面来介绍过孔结构优化,首先讨论如何确保优化的准确性,如何通过仿真测试校准的方法流程得到准确的过孔结构的S参数,准确的仿真是优化过孔结构的前提。在对测试结果校准的基础上讨论如何进行准确的过孔仿真,对比不同优化方式的结果及影响。同时,关注Cadence Sigrity新的HSSO(High Speed Structure Optimizer)工具及流程,提升了设计及仿真优化的效率,更重要的是提升了设计与仿真之间沟通的效率,并减少沟通不畅带来的质量问题。(本文来源于《电子技术应用》期刊2017年08期）
林景明,王宁,李伟强[7]（2017）在《面向真随机数传输的高速串行总线的应用》一文中研究指出本文介绍了一种适合在量子密钥通信中进行高速真随机数传输的数据总线应用。在本应用中采用了TI公司生产的TLK2711串行总线芯片,其在FPGA的控制下实现了传输速率高达2Gbps的真随机数通信的功能,内部集成了时钟恢复模块、加重及均衡模块、8b/10b编解码模块、串化器和解串器(Ser Des)等,该串行总线已经过实际的在轨验证,且功能正常、性能稳定,能够满足星地自由空间量子密钥通信中真随机数高速传输的使用要求。(本文来源于《2017量子信息技术与应用研讨会论文集》期刊2017-06-15）
吴均,陈德恒,庄哲民[8]（2016）在《高速串行总线无源通道建模及校准》一文中研究指出高速串行总线无源通道建模的效率及准确性,一直是行业关注的重点。Cadence Sigrity的POWER SI 3D-EM工具,实现了效率与精度的较好结合。本论文先从工具的精度出发,采用精度较高的TRL校准模式来进行仿真测试校准,验证仿真结果的准确性。同时考察工具的分布式并行计算能力,看看在保持足够精度的前提下建模效率的提升。(本文来源于《电子技术应用》期刊2016年08期）
张新兵[9]（2016）在《高速串行总线解码与触发模块的设计与实现》一文中研究指出随着现代通信技术的迅速发展,串行总线在生产和生活中得到了广泛的应用。在混合信号示波器(MSO)中开发串行总线协议分析功能,可方便用户对串行总线信号进行分析或调试。高速串行总线解码与触发技术是混合信号示波器准确捕获串行总线信号和稳定触发显示其波形的关键技术。USB总线和以太网总线是目前广泛应用的两种高速串行总线。本论文主要对USB和以太网这两种高速串行总线的解码与触发技术进行研究与开发。论文在深入研究MSO中示波器触发技术和这两种高速串行总线协议的基础上,采用自顶而下的方法设计、实现了USB和以太网总线的解码与触发模块。论文主要工作包括以下几方面：1.对混合信号示波器的工作流程和触发技术在示波器中所起作用进行理论研究,勾画出MSO示波器的整体设计框图,着重指明整个信号触发(包括总线触发)模块在示波器中的重要位置。2.分析USB和以太网总线特性,制定基于FPGA平台的高速串行总线解码与触发模块的整体设计框图。3.对高速串行总线解码与触发模块中各子模块进行详细设计,包括数据选择模块、USB解码模块、以太网解码模块、USB触发模块、以太网触发模块以及参数和控制模块等。针对各子模块的不同功能进行相应的状态机或电路设计的同时,并且实现功能仿真。最后在自主设计的MSO样机上对本论文所做的设计进行实物测试与验证。本文的研究成果已成功运行于MSO样机中,且性能稳定。(本文来源于《东南大学》期刊2016-04-15）
刘军伟[10]（2016）在《多种高速串行总线的对比研究与分析》一文中研究指出针对新一代非嵌入式系统及嵌入式系统对数据通信传输能力需求的进一步提高,高速串行总线技术应时而生,高速串行总线中应用最为广泛的叁种为以太网总线、PCIe总线及RapidIO总线。对比分析以太网、PCIe及RapidIO的特点及原理,通过对比其区别为硬件设计时选用合适的高速串行总线提供一定的帮助。(本文来源于《电子测试》期刊2016年03期）
高速串行总线论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
嵌入式计算机中高性能处理器的普遍使用,使得处理器间数据通信向大吞吐量趋势迅猛发展。RapidIO通信接口以其高传输速率、低传输延时的特性被广泛地应用于新一代嵌入式计算机的设计中。新一代航空嵌入式计算在追求高性能处理能力的同时,稳定可靠的低速航空总线,如ARINC429总线、1553B总线,依然大量使用。而数据传输过程中,高速串行总线与传统航空总线之间数据匹配问题是设计过程中必须考虑的问题。提出了一种使用FPGA实现高速串行总线与传统航空总线数据传输匹配的方法,与传统使用处理器实现传输数据匹配法相比,该方法具有低转换延时、高可靠性等特点。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高速串行总线论文参考文献
[1].闫哲,张艳飞,杜晓华.基于Sigrity的高速串行总线GTX仿真分析[J].计算机与网络.2019
[2].侯轶宸,冯毅.高速串行总线与传统航空总线的混合应用研究[J].航空计算技术.2019
[3].万玛宁,王莹,周继芹,张伟功.动态可重构高速串行总线中断请求方法的设计与实现[J].微电子学与计算机.2018
[4].柳萌,安军社,周昌义.SpaceWire高速串行总线低信号速率建立链路的研究[J].电子设计工程.2018
[5].焦晓曼.宽带示波器高速串行总线解码与分析软件设计[D].电子科技大学.2018
[6].吴均,黄刚,庄哲民.高速串行总线过孔结构优化及设计与仿真协同流程[J].电子技术应用.2017
[7].林景明,王宁,李伟强.面向真随机数传输的高速串行总线的应用[C].2017量子信息技术与应用研讨会论文集.2017
[8].吴均,陈德恒,庄哲民.高速串行总线无源通道建模及校准[J].电子技术应用.2016
[9].张新兵.高速串行总线解码与触发模块的设计与实现[D].东南大学.2016
[10].刘军伟.多种高速串行总线的对比研究与分析[J].电子测试.2016
论文知识图
