导读:本文包含了信号处理单元论文开题报告文献综述及选题提纲参考文献，主要关键词:Σ_ΔADC,数字抽取滤波器,信噪比,多功能数字接口
信号处理单元论文文献综述
冯开源[1]（2019）在《Sigma_Delta模数转换器中数字信号处理单元设计》一文中研究指出Σ_ΔADC作为ADC中的一个分支,由于其具备的高精度,低噪声等特点,已经在混合信号处理领域被广泛应用。典型的Σ_ΔADC的主要功能模块包括调制器和数字滤波器。当下国内对Σ_ΔADC的研究主要集中在提高前级调制器的性能,但国外的相关产品不仅具备面积小、功耗低的数字抽取滤波器,还集成有多功能数字接口,可以通过数字接口配置ADC芯片的功能。本文目标设计一个Σ_ΔADC的后置数字处理单元,该数字处理单元不仅具备24bit输出的数字滤波器,还拥有多功能数字串行接口,可以对输出速率、有效边沿,乃至调制器前的PGA(Pmgrammable Gain Amplifier)的增益进行调控。Σ_ΔADC的面积与功耗主要取决于数字信号处理单元中的数字滤波器,因此本课题在实现功能的同时尽量对信号处理单元进行优化,尽量减少硬件方面的代价。数字滤波器使用的是叁级级联结构,第一级采用传统递归型的CIC(Cascaded integrator-comb)滤波器,其抽取因子为了输出速率可变而在2~5、2~6到2~(12)之间可变;第二级滤波器为CIC补偿滤波器,完成补偿前级CIC滤波器通带的衰降的同时完成2倍抽取;第叁级使用FIR低通滤波器。后两级滤波器都采用了多相分解技术的高效结构,采用较低并对称的阶数结构,并通过CSD(Canonic Signed-Digit)编码优化系数。这些优化方式有效地降低了芯片的面积与功耗。数字接口采用了SPI串行接口,本课题的SPI接口具备读写功能。基于maltab的simulink工具对数字滤波器进行了行为级建模,激励信号通过代码给出,得出滤波器模型的整体通带纹波大约为0.006dB,各个抽取因子下的行为级模型的PSD符合期望值。接下来利用verilog完成RTL滤波器的建立,完成了周边的时钟模块、SPI接口、主机等模块的硬件RTL级实现,并联合仿真,系统抽取因子为128,输入采样频率为2048kHz时,仿真输出的SNR为124.7dB,与输入信号的SNR相比没有变化,最大的输出速率为16kHz。在0.35μm 5V标准CMOS工艺下,使用Design Compile对RTL级的代码进行了逻辑综合,利用SoC Encounter软件完成了芯片的版图设计,版图的面积约为3.2ⅹ3.25mm~2。接着进行了布局布线后仿真验证。当抽取因子为128时,后仿真得出的输出数据的SNR仍为124.7dB。(本文来源于《哈尔滨工业大学》期刊2019-06-01）
刘磊[2]（2019）在《低迟滞数字信号处理单元研究与设计》一文中研究指出对于现有实时电子侦查系统来说,希望侦查算法的处理时间足够短,算法实现所需的硬件开销尽量少,迫切需要探索新的设计方法和理论获得优化的实现结构。例如在实时侦查系统中常用的DFT计算单元,要求其计算结果具有尽可能小的时钟迟滞,以便系统做出快速反应。要做到这一点,必须采用并行处理结构,目前基于二进制系统的算法结构在完成256点处理时仍然需要50多个时钟周期;长点数和二维DFT、自适应滤波等典型信号处理中,对吞吐率、时钟迟滞有类似要求,因此需要全新的具有低复杂度和高速处理的计算单元进行优化设计。另一方面,在高速数字滤波器设计中,结合滤波器的并行处理结构和代数整数的高精度、低复杂度特性,可简化系统设计复杂度并提高处理速度。处理时延的减少、运算速度的增加将为诸如电子侦查这类系统带来显着的技术优势和更好的系统性能。本文结合电子对抗、实时侦查等信息处理系统的实际需求,从数字信号处理基本单元入手,以高速、低复杂度FFT和FIR典型数字信号处理单元为最终设计目标,研究这一过程所涉及的基本理论、关键技术和设计方法。本文的主要工作如下:(1)从FFT计算单元入手缩短计算迟滞,研究兼容不同点数FFT运算的优化结构,给出算法设计和工程可用的实现结构。(2)从FIR计算单元入手缩短计算迟滞,研究不同阶数不同并行度FIR运算的优化结构,给出算法设计和工程可用的实现结构。(3)基于Xilinx K7325T ffg900-2开发平台设计了以定点仿真、RTL设计与仿真、面向FPGA的硬件测试为核心的仿真演示系统对所设计的数字信号处理基本计算单元的吞吐率、计算迟滞、资源占用等进行了性能评估。本文所提出的数字信号处理单元以高吞吐和低迟滞为研究核心,关键在于乘法数量可以通过算法变换减少从而降低实现硬件复杂度。本文的关键也在于满足资源占用约束和运行速度要求下尽可能低的计算迟滞。按照200Mhz的运算速度,256点FFT计算单元迟滞时间仅为85ns,吞吐量高达12.5Gsps,64阶FIR计算单元迟滞为9个时钟、32阶FIR计算单元迟滞为5个时钟,吞吐量高达3.125Gsps。(本文来源于《电子科技大学》期刊2019-04-09）
徐瑾[3]（2018）在《一种便携式天气雷达双通道中频信号处理单元设计》一文中研究指出本文详细介绍了一种集成型中频数字处理单元的硬件构成及在典型的便携式天气雷达中的软件设计原理,同时引出了数字处理系统的"开放式"硬件设计及"软件化"功能定义的设计理念。(本文来源于《数字通信世界》期刊2018年05期）
刘银萍,谢俊玲,谷羽,宗宇,赵微[4]（2017）在《基于FPGA的固态存储器信号处理单元设计与验证》一文中研究指出本文介绍了一种基于FPGA的固态存储器信号处理单元的设计与验证。系统以8051核为控制,通过接收到的系统命令和模式指示,采集、编码、存储和传输来自各传感器的遥测信号,切换工作模式,和提供控制接口。完善的状态机设计和验证保证了系统能正确的切换各种工作模式和处理传感器数据,为宇航级信号处理应用提供了安全可靠的产品。(本文来源于《航天电子军民融合论坛暨第十四届学术交流会优秀论文集（2017年）》期刊2017-12-05）
朱包忠[5]（2017）在《无源毫米波成像信号处理单元设计及图像融合算法研究》一文中研究指出无源毫米波探测成像技术由于其对金属或部分非金属等隐匿目标具有良好的探测性、探测手段无辐射,适合于在机场、车站等公共场所用于人体安检,近年来已成为安检领域的研究热点。探测系统接收场景自身辐射的毫米波亮温信息,采用信号处理以及图像处理等后期技术进行加工,形成可在显控终端显示的图像。在无源毫米波探测成像系统中,信号处理单元起着承上启下的中枢作用,其主要负责将数据采集单元采集到的毫米波信息转化成可清晰显示的毫米波图像。本文以实际科研项目为平台,对信号处理单元进行了深入研究与设计。具体研究内容如下:1、基于黑体辐射理论以及嵌入式软件基础等成像理论,对无源毫米波成像系统的系统结构框架进行了分析研究,并从整体上分析了信号处理单元在整个系统中所起的重要作用。2、在无源毫米波成像系统中,融合的图像既具有光学图像信息表达丰富的优点,又具有毫米波图像隐匿危险物品可显现的特点。因此,本文结合图像融合的基本思路,研究提出了一种基于轮廓波变换的光学与毫米波图像融合算法。3、研究了信号处理单元的硬件结构以及软件架构,搭建了相应的硬件系统,设计了相应的应用处理软件,并完成了信号处理单元的软件系统调试。4、针对成像系统成像过程中遇到的帧间随机噪声等实际问题,研究提出了一系列基于实际应用的预处理算法。实验表明,预处理算法效果良好,提升了成像系统的成像质量。通过项目验收的检验和相关实验的验证,本文设计信号处理单元均达到了设计的预期效果,提出的基于轮廓波变换的算法达到了预期效果,提出的基于实际应用的预处理算法也有效解决了相关问题。(本文来源于《电子科技大学》期刊2017-03-31）
王正凯[6]（2017）在《综合航电系统通用信号处理单元的设计与实现》一文中研究指出随着数字和微电子技术的迅速发展,航空电子系统正向着模块化、功能化、综合化等方向迈进。综合航电系统内数据的成倍增加,又要求数据传输网络应具有更高的带宽、较低的延迟和良好的扩展性。信号处理单元作为综合航电系统中最核心组成部分之一,也同样面临着上述要求。本文根据模块化、通用化、标准化以及综合化的设计理念,从高速串行传输总线、软件可重构等关键技术入手,开展了通用信号处理单元的研究工作。本文首先介绍了航电系统的国内外现状和高速传输总线技术的发展历程。然后紧紧围绕着任务设计要求,按照综合航电系统的发展趋势,构建了一个基于RapidIO互联网络的新一代综合航电系统通用信号处理单元。本文重点介绍了该设计的架构组成以及各功能模块的设计与实现。并在研究RapidIO协议的基础上,采用RapidIO高速串行总线实现系统互连。与传统航电系统数据总线相比,它具有高带宽、低延时、高可靠性以及支持灵活多样的拓扑结构等优点。最后,本文对通用信号处理单元的各功能模块做了测试验证。测试结果表明,该单元能够达到预期的设计目标。本文设计的通用信号处理单元,将促使研制部门为我国军事工业提供功能先进、控制灵活、工作稳定、维护方便的新一代综合航电系统成为可能,具有很高的研究价值。(本文来源于《天津工业大学》期刊2017-01-14）
孟博,徐玉杰,王晨博[7]（2016）在《一种机载信号处理单元时钟电路的设计与实现》一文中研究指出该文详细介绍了机载信号处理单元时钟电路的设计方案,分别从时钟需求、器件选型、信号终端匹配和PCB等方面进行了设计,保证了机载信号处理单元时钟电路的正确性、安全性和可靠性。测试结果和工程应用表明,该时钟电路各项指标均满足系统要求。(本文来源于《电脑知识与技术》期刊2016年04期）
陆长平[8]（2015）在《基于FPGA的激光引信信号处理单元设计》一文中研究指出分析了多象限激光引信系统的组成和工作原理。现场可编程门阵列(FPGA)具有体积小,集成度高和接口资源丰富的特点,有利于实现信号处理电路小型化设计和引信复杂算法设计。通过软件算法仿真和整机测试,基于FPGA的信号处理电路满足引信实时性要求,并给出了信息处理流程。针对阳光和云雾干扰的抗干扰算法及目标识别算法提高了引信抗干扰能力。(本文来源于《太赫兹科学与电子信息学报》期刊2015年06期）
[9]（2015）在《索尼开发为IP现场制作系统应用的信号处理单元NXL-FR31》一文中研究指出BIRTV2015期间,索尼宣布正在使用全新的网络媒体接口(Networked Media Interface)为专业视频制作积极开发基于IP的解决方案,该方案分为视频、音频和元数据叁个数据包,能够通过标准网络基础设施在设备之间实现实时传输。索尼将最新的IP网络技术和当前SDI标准接口相结合,适用(本文来源于《现代电视技术》期刊2015年09期）
史利强,郭秀清[10]（2015）在《城市轨道交通乘客信息系统中信号处理单元设计》一文中研究指出城市轨道交通乘客信息系统中信号处理单元的设计主要是为了解决PIS(Passenger Information System)系统与列车计算机网络的通信问题,以及PIS系统中不同模块之间通信问题,在PIS系统中具有关键作用,并具有重要的研究价值。选取AVR单片机作为主控芯片,针对信号处理单元所要实现的功能,提出了针对RS485串行接口通信及并行接口通信的解决方案,并且实现了数据处理功能及对其他模块的信号控制。(本文来源于《微型机与应用》期刊2015年02期）
信号处理单元论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
对于现有实时电子侦查系统来说,希望侦查算法的处理时间足够短,算法实现所需的硬件开销尽量少,迫切需要探索新的设计方法和理论获得优化的实现结构。例如在实时侦查系统中常用的DFT计算单元,要求其计算结果具有尽可能小的时钟迟滞,以便系统做出快速反应。要做到这一点,必须采用并行处理结构,目前基于二进制系统的算法结构在完成256点处理时仍然需要50多个时钟周期;长点数和二维DFT、自适应滤波等典型信号处理中,对吞吐率、时钟迟滞有类似要求,因此需要全新的具有低复杂度和高速处理的计算单元进行优化设计。另一方面,在高速数字滤波器设计中,结合滤波器的并行处理结构和代数整数的高精度、低复杂度特性,可简化系统设计复杂度并提高处理速度。处理时延的减少、运算速度的增加将为诸如电子侦查这类系统带来显着的技术优势和更好的系统性能。本文结合电子对抗、实时侦查等信息处理系统的实际需求,从数字信号处理基本单元入手,以高速、低复杂度FFT和FIR典型数字信号处理单元为最终设计目标,研究这一过程所涉及的基本理论、关键技术和设计方法。本文的主要工作如下:(1)从FFT计算单元入手缩短计算迟滞,研究兼容不同点数FFT运算的优化结构,给出算法设计和工程可用的实现结构。(2)从FIR计算单元入手缩短计算迟滞,研究不同阶数不同并行度FIR运算的优化结构,给出算法设计和工程可用的实现结构。(3)基于Xilinx K7325T ffg900-2开发平台设计了以定点仿真、RTL设计与仿真、面向FPGA的硬件测试为核心的仿真演示系统对所设计的数字信号处理基本计算单元的吞吐率、计算迟滞、资源占用等进行了性能评估。本文所提出的数字信号处理单元以高吞吐和低迟滞为研究核心,关键在于乘法数量可以通过算法变换减少从而降低实现硬件复杂度。本文的关键也在于满足资源占用约束和运行速度要求下尽可能低的计算迟滞。按照200Mhz的运算速度,256点FFT计算单元迟滞时间仅为85ns,吞吐量高达12.5Gsps,64阶FIR计算单元迟滞为9个时钟、32阶FIR计算单元迟滞为5个时钟,吞吐量高达3.125Gsps。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
信号处理单元论文参考文献
[1].冯开源.Sigma_Delta模数转换器中数字信号处理单元设计[D].哈尔滨工业大学.2019
[2].刘磊.低迟滞数字信号处理单元研究与设计[D].电子科技大学.2019
[3].徐瑾.一种便携式天气雷达双通道中频信号处理单元设计[J].数字通信世界.2018
[4].刘银萍,谢俊玲,谷羽,宗宇,赵微.基于FPGA的固态存储器信号处理单元设计与验证[C].航天电子军民融合论坛暨第十四届学术交流会优秀论文集（2017年）.2017
[5].朱包忠.无源毫米波成像信号处理单元设计及图像融合算法研究[D].电子科技大学.2017
[6].王正凯.综合航电系统通用信号处理单元的设计与实现[D].天津工业大学.2017
[7].孟博,徐玉杰,王晨博.一种机载信号处理单元时钟电路的设计与实现[J].电脑知识与技术.2016
[8].陆长平.基于FPGA的激光引信信号处理单元设计[J].太赫兹科学与电子信息学报.2015
[9]..索尼开发为IP现场制作系统应用的信号处理单元NXL-FR31[J].现代电视技术.2015
[10].史利强,郭秀清.城市轨道交通乘客信息系统中信号处理单元设计[J].微型机与应用.2015