导读:本文包含了终端结构论文开题报告文献综述及选题提纲参考文献，主要关键词:4H-SiC,弧形台面,JTE,离子注入
终端结构论文文献综述
王雅芳[1]（2019）在《具有弧形台面的电荷调制JTE终端结构的优化设计》一文中研究指出4H-SiC材料具有宽禁带,高临界击穿电场强度,高热导率等优点,适宜于制备高压晶闸管。由于SiC材料缺陷会限制芯片尺寸,SiC晶闸管只能形成方片管芯结构,而非Si晶闸管圆片结构,因此在SiC晶闸管中难以直接采用Si晶闸管斜角终端结构。在SiC高压器件中场限环因所需终端面积较大,刻蚀型JTE对刻蚀精度要求较高,多采用台面离子注入型JTE复合型结构来实现终端保护,但传统离子注入型JTE结构击穿电压对JTE中掺杂剂量变化较为敏感,且均未考虑台面弧度变化对器件击穿电压影响,针对该两点问题,本文通过商用仿真软件在高压4H-SiC晶闸管上对弧形台面电荷调制JTE复合型终端结构进行研究与改进,从而提高器件击穿电压对JTE掺杂剂量变化的耐量,并研究台面弧度变化对器件击穿特性影响。主要研究内容及结果如下:1.对弧形台面JTE复合型终端结构进行研究及优化。仿真结果表明单区JTE终端结构击穿电压对JTE中掺杂剂量较敏感,增加JTE区域数量能有效降低敏感度,优化后的弧形台面叁区JTE终端结构击穿电压能实现9500V(约理论击穿电压的93.2%)以上的JTE掺杂剂量窗口宽度可达11.2×1012 cm-2。2.2.对弧形台面电荷调制JTE终端结构进行改进与机理分析。针对上述弧形台面叁区JTE复合型终端结构掺杂剂量窗口仍不够宽的问题,采用在JTE3区内加入调制环并将JTE3末端部分区域转化为调制环的方法来缓解电场集中现象。与弧形台面叁区JTE复合型终端相比,改进后的终端结构击穿电压能实现9500V(约理论击穿电压的93%)以上的掺杂剂量窗口宽度由11.2×1012cm-2扩大至19.2××1012 cm-2,提高了 71.4%。3.研究了 SiC/SiO2界面电荷及γ福照对终端耐压特性的影响。仿真结果表明SiC/SiO2界面负电荷对器件击穿电压影响较大,界面正电荷对器件击穿电压影响较小。对于改进型电荷调制JTE,当界面负电荷面密度为8× 1812cm-2时,击穿电压由9669V退化为8702V。辐照对单区JTE终端影响较大,当辐照剂量为600krad时,击穿电压由9069V上升到9563V,上升了 5.4%,但对改进型终端结构击穿电压影响较小,由9669V到9595V,仅降低了 0.7%。(本文来源于《西安理工大学》期刊2019-06-30）
韩睿[2]（2019）在《GCT VLD-FLR复合终端结构的设计》一文中研究指出大功率深结器件通常采用台面磨角技术和横向变掺杂(VLD)技术来提高其终端击穿电压,但由于VLD掺杂剖面难以精确控制并且对表面电荷比较敏感,所以不能有效得保证终端耐压特性和可靠性。为解决上述问题,本文以4.5kV GCT为例,提出了一种横向变掺杂-场限环(VLD-FLR)复合终端结构,采用Sentaurus-TCAD软件对其进行了二维数值仿真和研究。主要内容如下:第一,为了缓解VLD终端末尾电场集中问题并提高其可靠性,提出了深浅两级VLD-FLR复合终端结构。该终端结构采用深、浅结两级VLD来增加耗尽层的曲率半径,并在其末尾处增加了浓度较高的场限环,以降低终端击穿电压对表面电荷的敏感度。分析了深浅两级VLD-FLR复合终端的两种工艺实现方案,根据其掺杂剖面对该复合终端进行电特性分析,确定其终端结构参数,并结合器件电场强度分布、电流密度分布及击穿特性曲线研究了复合终端的耐压机理。最后分析了终端结构参数对终端击穿电压的影响,讨论了深浅两级VLD-FLR终端的工艺容差。第二,为了解决深浅两级VLD-FLR复合终端芯片面积较大的问题,提出了浅结VLD-FLR复合终端结构,该终端结构只采用了浅结VLD和浓度较高的场限环。分析了浅结VLD-FLR复合终端的叁种工艺实现方案,根据其掺杂剖面对该复合终端进行电特性分析,确定其终端结构参数,并结合器件电场强度分布、电流密度分布及击穿特性曲线研究了复合终端的耐压机理,讨论了浅结VLD-FLR终端的工艺容差。最后,对比分析了深浅两级VLD-FLR和浅结VLD-FLR复合终端结构的击穿电压、击穿点位置、终端尺寸及工艺容差。第叁,对比分析了高、低温及钝化膜中固定电荷密度对深浅两级VLD-FLR和浅结VLD-FLR复合终端击穿特性的影响,找出最优化的工艺方案。(本文来源于《西安理工大学》期刊2019-06-30）
王志忠,关艳霞[3]（2019）在《斜面终端结构对二极管反向雪崩电流耐量影响的研究》一文中研究指出为提高二极管雪崩击穿电流耐量,从斜角终端入手进行分析研究,利用Silvaco TCAD仿真软件对正、负斜角终端P+PNN+结构二极管雪崩击穿电流的分布进行了仿真分析。仿真结果表明,当发生雪崩击穿时,正斜角结构二极管的雪崩击穿电流集中在体内,负斜角结构二极管的则主要发生在边缘处,从而证明正斜角终端更有利于提高二极管的雪崩电流耐量。实验结果中正斜角结构的雪崩电流值明显大于负斜角结构的数值,测试结果与仿真分析的预测一致,说明将负斜角改为正斜角是提高二极管雪崩电流耐量的有效技术措施。(本文来源于《微处理机》期刊2019年01期）
刘聪[4]（2018）在《VLD-JTE复合终端结构的特性及工艺研究》一文中研究指出目前,硅基高压大功率半导体器件依旧朝着高电压、大电流、低损耗的趋势发展。而功率器件所选用的终端结构会直接影响到器件的耐压效率及其稳定性,是必须解决的重要问题。为了有效地提高器件的击穿电压,必须对其所用的终端结构进行深入研究。平面结终端可以与有源区工艺相兼容,且制作简单、耐压效率高而得到广泛应用。本文以4.5 kV GCT结构为例,在横向变掺杂(VLD)基础上,针对深结器件提出了一种横向变掺杂-结终端延伸(VLD-JTE)复合终端结构,利用仿真软件对其耐压机理、击穿特性及其制作工艺进行了研究,并对铝选择性掺杂进行实验。主要内容如下:第一,从理论上研究了铝掺杂窗口与掺杂剂量之间的关系,推导出了铝扩散结深与掺杂剂量、掺杂窗口、温度及扩散时间之间的关系,优化了 VLD结构的横向参数。研究表明,铝掺杂形成的VLD终端表面掺杂浓度低且末端结深较深,导致表面产生较高的峰值电场,使击穿电压下降;且钝化层正电荷容易导致VLD末端处表面出现反型,使终端的可靠性降低。第二,为缓解VLD末端表面电场并改善其可靠性,在VLD末端增加一 JTE区,同时在有源区主结外侧设置一电阻区,形成了一种VLD-JTE复合终端新结构。研究了该复合终端的耐压机理及击穿特性,优化了 JTE区掺杂浓度、结深及长度等关键参数,并对该复合终端在常温、高温下击穿特性进行了对比分析。第叁,研究了 VLD-JTE复合终端的制作工艺,并对形成VLD区铝选择性掺杂工艺进行了重点分析。设计了复合掩蔽膜和铝选择性刻蚀后高温推进来形成VLD区的两种方案,对比分析了两种方案的优、缺点。通过工艺仿真提取了工艺条件,对掩蔽膜扩散形成VLD终端的铝掺杂工艺进行了试验。结果表明,该终端制作工艺与GCT有源区工艺兼容,但VLD区和JTE区均需采用离子注入实现,不会显着增加芯片工艺难度和制作成本。本文研究成果对开发深结大功率电力半导体器件具有实际参考价值。(本文来源于《西安理工大学》期刊2018-06-30）
徐建丽,夏婷婷[5]（2018）在《功率半导体器件击穿特性及结终端结构参数研究》一文中研究指出根据功率半导体器件(如BJT、VDMOSFET等)的结终端结构特点,利用TCAD半导体器件仿真软件全面系统的分析了结终端高浓度扩散区结深及叁种不同结终端保护结构(结终端延伸结构、浮空场限环结构及结终端刻蚀结构)参数对器件击穿特性的影响。仿真结果表明:对于终端高浓度扩散区,当表面浓度一定时,随着扩散区结深的增大,器件击穿电压呈现出先增大后减小的变化特点。PN结终端柱面结边缘区域的电场局部集中是导致器件击穿电压降低的主要因素。对于叁种不同的结终端保护结构,均可有效地降低柱面结边缘电场强度,显着地改善器件的反向击穿特性。对比叁种结终端保护结构,结边缘刻蚀结构对器件击穿特性的改善效果较好。(本文来源于《硅酸盐通报》期刊2018年06期）
林洪春,薛斌[6]（2018）在《一种提高功率MOSFET击穿电压的终端结构》一文中研究指出MOSFET器件具有驱动电路简单、开关速度快、无二次击穿等固有优点,广泛应用于军工产品、消费类电子、工业产品、机电设备、智能手机及其他便携式数码电子产品等领域。近年来随着军工设备更新换代、民品产业绿色节能等需要,MOSFET器件的优势愈发明显,市场占有量显着增加。分析了MOSFET的结构特征和电学特性,重点研究了提高MOSFET击穿电压的方法,在同样衬底电阻率的情况下实现了功率MOSFET高压的电参数,解决了MOSFET在保证低导通电阻的情况下如何实现高电压的问题。该结构成功应用于MOSFET产品的设计、流片之中,显着提高了产品的电压参数和整体性能。(本文来源于《微处理机》期刊2018年03期）
李欢[7]（2018）在《新型横向功率器件及利用高K介质的终端结构的研究》一文中研究指出随着能源供应问题以及环境污染问题日益严重,新能源电能的开发和利用已刻不容缓。电力电子技术作为最先进的电能控制与变换技术,它的进步和发展不仅能显着降低电力以及电力设施成本,而且还能减轻对环境的污染。同时,它对促进我国国民经济的发展也具有十分重要的意义。电力电子器件作为电力电子系统的核心部件,它的最重要的设计目标之一就是实现低损耗、高耐压。这也是保障电能高效利用的关键所在。然而,在功率器件中击穿电压(BV)和比导通电阻(导通电阻与表面面积之积,R_(on,sp))之间是一对难以调和的矛盾关系,对于LDMOST而言尤甚。这严重限制了其在高压范围的应用。针对此问题,本人在导师陈星弼教授的指导下开展了一系列的研究工作。本文的创新工作主要包括以下几个方面:1.为进一步降低p-LDMOST的比导通电阻,本文基于采用优化横向变掺杂(OPTimum Variation Lateral Doping,简称OPTVLD)技术的双通道p-LDMOST的已有结构,提出了一种改进结构。在已有的OPTVLD双通道p-LDMOST中由于空穴导通路径上的掺杂分布受OPTVLD理论的制约,很大程度上限制了双通道上的电流导通能力。考虑到这一点,本文基于已有结构,在器件的表面引入了一个自驱动的扩展栅结构。该结构不仅在表面导通路径上引入空穴积累层改善器件的电流能力,而且还可以作为场板改善器件的内部电场分布。仿真表明,耐压为328 V的改进的双通道p-LDMOST,其比导通电阻仅为75 m?·cm~2。与相同耐压的已有结构相比,该结构的R_(on,sp)降低了51.2%,甚至与同工艺条件和相同电压等级下的n-LDMOST的比导通电阻相媲美。2.针对深槽LDMOST中体内电场衰减现象以及其耐压易受漂移区掺杂浓度变化影响的问题,本文提出了一种新型的具有双高K(Hk)柱的深槽LDMOST。该结构将两个Hk柱纵向插入二氧化硅槽中。双Hk柱辅助耗尽漂移区,从而允许漂移区具有更高的掺杂浓度。另外,双Hk柱分别调制源极侧漂移区和漏极侧漂移区的电场分布,使得体内平均电场增加,提高击穿电压,从而使该结构突破了功率器件“硅极限”的制约。在相对介电常数为500时,新结构的BV和R_(on,sp)分别为749 V和67 m?·cm~2。这比相同元胞尺寸的传统槽型LDMOST的BV提高了86%,R_(on,sp)降低了88%。虽然双Hk柱LDMOST的关断时间要比传统槽型LDMOST的长,但瑕不掩瑜,并且这在大多数实际应用中都是可以接受的。3.在槽型终端结构中,有源区与终端区交界面上电位移线集中现象限制了槽型终端结构长度的进一步降低,本文针对此问题,提出了一种新型变K深槽结终端结构。该结构在介质槽中填充叁层介质,顶部Hk介质层的作用主要是将原先集中在交界面处的电位移线转移至金属场板,从而缓解该处的电场电压。底部低K介质层主要是用于承受纵向耐压。基于不同介质电位移连续原理,利用中部和底部介质介电常数的突变,在靠近结终端结构的有源区中产生一个新的峰值电场,从而增加了该区域的平均电场。在叁层介质的共同作用下,变K深槽结终端结构在保证耐压的同时大幅降低了结终端结构的表面长度。4.本文基于陈星弼教授有关含导电颗粒替代真实Hk材料作为耐压层的中美专利的学习和研究,对一种简单情形下的导电颗粒对绝缘介质的作用进行了分析。在含导电颗粒介质中,导电颗粒在外加电场的作用下感应产生了电偶极子,该偶极子对其外部产生了电通量。这使得含导电颗粒介质的有效介电常数?_(eff)和介质中最大电场E_(max)同时增加。文章还表明导电颗粒的几何形状和导电颗粒在绝缘介质中的堆积方式对?_(ef) _f和E_(max)有非常大的影响。仿真结果显示,当正方体导电颗粒在介质中以立方密堆积,导电颗粒在介质中的相对尺寸为0.495时,与不含导电颗粒的介质相比,含导电颗粒的介质的?_(ef) _f和E_(max)分别提高了67.7倍和97.5倍。在实际的含导电颗粒介质中,理论分析?_(ef) _f和E_(max)是非常复杂的。本文讨论的结果只适用于导电颗粒分布很均匀的情形,这为含导电颗粒介质在功率器件耐压结构中的应用提供了基本的理论依据。(本文来源于《电子科技大学》期刊2018-04-13）
闫丽君[8]（2017）在《GCT横向变掺杂（VLD）结终端结构的优化设计》一文中研究指出集成门极换流晶闸管(IGCT)作为一个新型的电力半导体器件,广泛的应用于大功率领域。阻断电压及其稳定性是衡量器件阻断能力和可靠性的一个非常重要的标志,为了提高GCT的阻断电压及其稳定性和芯片利用率,需要对其结终端结构进行优化设计。本文以4.5kV GCT为例,提出了一种横向变掺杂(VLD)结终端结构的设计方法。首先利用Sentaurus-TCAD仿真软件,重点对VLD结终端结构的耐压机理及击穿特性进行研究,提取合适的终端结构参数,其次对比分析了钝化层中的电荷对器件击穿特性的影响,最后对GCTVLD结构的关键制作工艺进行了分析。主要研究内容如下:第一,分析了 VLD的结构特点及传统设计思路,提出了一种更为简便的终端掩模设计方法。采用此方法设计了一款GCT终端结构,并采用Sentaurus-TCAD软件进行了仿真验证。结果表明,VLD结构在耐压效率、稳定性及终端尺寸方面均优于传统的台面斜角终端及普通的场限环终端结构,并对终端结构参数进行了优化设计。第二,研究了 VLD终端结构的钝化膜。分析了钝化层中固定电荷对击穿电场强度分布及击穿电压的影响。结果表明,钝化层中固定电荷的极性(正、负)及密度Qss的大小对终端击穿特性有很大的影响,并且当其中固定电荷密度大于1 × 109cm2时不适用于VLD结终端结构。第叁,研究了 GCTVLD的关键工艺。根据优化设计的VLD掩模参数,通过工艺仿真给出的VLD掺杂剖面具体的工艺实施方案,并对GCT VLD结构的阻断特性进行了仿真验证,结果验证了本文所提出的设计方法的可行性。本文的研究成果对高压深结器件的结终端结构设计具有一定的参考价值。(本文来源于《西安理工大学》期刊2017-06-30）
潘晓伟,冯全源,陈晓培[9]（2016）在《单区JTE加场板终端结构的优化设计》一文中研究指出为了提高芯片面积利用率,采用单区结终端扩展(JTE)与复合场板技术设计了一款700 V VDMOS的终端结构。借助Sentaurus TCAD仿真软件,研究单区JTE注入剂量、JTE窗口长度和金属场板长度与击穿电压的关系,优化结构参数,改善表面和体内电场分布,提高器件的耐压。最终在120.4mm的有效终端长度上实现了838 V的击穿电压,表面最大电场为2.03×10~5 V/cm,小于工业界判断器件击穿的表面最大电场值(2.5×10~5 V/cm),受界面态电荷的影响小,具有较高的可靠性,且与高压深阱VDMOS工艺兼容,没有增加额外的掩膜和工艺步骤。(本文来源于《电子元件与材料》期刊2016年11期）
郑莹,吴会利[10]（2016）在《VDMOS器件终端结构设计及优化》一文中研究指出击穿电压是VDMOS器件的重要参数之一,器件的耐压能力主要由终端结构的击穿电压决定,但结曲面效应和表面电荷的存在制约着击穿电压的提高。设计的这款400V VDMOS的场限环终端结构,改善了结曲面效应,但表面电场较大,在此基础上,充分利用场板降低表面电场的作用,结合场限环构成场板-场限环终端结构,减少了场限环的数量,节省了16.67%的终端宽度,实现了440.6V的击穿电压。此外,没有增加额外的掩膜或工艺步骤,工艺兼容性好,易于实现。(本文来源于《微处理机》期刊2016年03期）
终端结构论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
大功率深结器件通常采用台面磨角技术和横向变掺杂(VLD)技术来提高其终端击穿电压,但由于VLD掺杂剖面难以精确控制并且对表面电荷比较敏感,所以不能有效得保证终端耐压特性和可靠性。为解决上述问题,本文以4.5kV GCT为例,提出了一种横向变掺杂-场限环(VLD-FLR)复合终端结构,采用Sentaurus-TCAD软件对其进行了二维数值仿真和研究。主要内容如下:第一,为了缓解VLD终端末尾电场集中问题并提高其可靠性,提出了深浅两级VLD-FLR复合终端结构。该终端结构采用深、浅结两级VLD来增加耗尽层的曲率半径,并在其末尾处增加了浓度较高的场限环,以降低终端击穿电压对表面电荷的敏感度。分析了深浅两级VLD-FLR复合终端的两种工艺实现方案,根据其掺杂剖面对该复合终端进行电特性分析,确定其终端结构参数,并结合器件电场强度分布、电流密度分布及击穿特性曲线研究了复合终端的耐压机理。最后分析了终端结构参数对终端击穿电压的影响,讨论了深浅两级VLD-FLR终端的工艺容差。第二,为了解决深浅两级VLD-FLR复合终端芯片面积较大的问题,提出了浅结VLD-FLR复合终端结构,该终端结构只采用了浅结VLD和浓度较高的场限环。分析了浅结VLD-FLR复合终端的叁种工艺实现方案,根据其掺杂剖面对该复合终端进行电特性分析,确定其终端结构参数,并结合器件电场强度分布、电流密度分布及击穿特性曲线研究了复合终端的耐压机理,讨论了浅结VLD-FLR终端的工艺容差。最后,对比分析了深浅两级VLD-FLR和浅结VLD-FLR复合终端结构的击穿电压、击穿点位置、终端尺寸及工艺容差。第叁,对比分析了高、低温及钝化膜中固定电荷密度对深浅两级VLD-FLR和浅结VLD-FLR复合终端击穿特性的影响,找出最优化的工艺方案。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
终端结构论文参考文献
[1].王雅芳.具有弧形台面的电荷调制JTE终端结构的优化设计[D].西安理工大学.2019
[2].韩睿.GCTVLD-FLR复合终端结构的设计[D].西安理工大学.2019
[3].王志忠,关艳霞.斜面终端结构对二极管反向雪崩电流耐量影响的研究[J].微处理机.2019
[4].刘聪.VLD-JTE复合终端结构的特性及工艺研究[D].西安理工大学.2018
[5].徐建丽,夏婷婷.功率半导体器件击穿特性及结终端结构参数研究[J].硅酸盐通报.2018
[6].林洪春,薛斌.一种提高功率MOSFET击穿电压的终端结构[J].微处理机.2018
[7].李欢.新型横向功率器件及利用高K介质的终端结构的研究[D].电子科技大学.2018
[8].闫丽君.GCT横向变掺杂（VLD）结终端结构的优化设计[D].西安理工大学.2017
[9].潘晓伟,冯全源,陈晓培.单区JTE加场板终端结构的优化设计[J].电子元件与材料.2016
[10].郑莹,吴会利.VDMOS器件终端结构设计及优化[J].微处理机.2016