导读:本文包含了时钟提取电路论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:时钟,锁相环,数字,曼彻斯特,相移,电流放大器,接收机。
时钟提取电路论文文献综述
岳志琪,杨晨茜,孙玲,李竹[1]（2019）在《位同步时钟提取电路的设计与实现》一文中研究指出该设计方案分析信号在模拟信道传输的情况下,实现了基于FPGA的位同步时钟的提取。其中,整形电路利用滞回比较器,提高系统的抗干扰能力;高低电平计数取平均设计解决了前级电路导致的高低电平宽度不同的问题,提高了提取时钟的准确性和稳定度。通过测量,提取的位同步时钟误差小于1%,且其抖动小于一个位同步周期的10%。(本文来源于《电脑与电信》期刊2019年Z1期）
林彬彬,施隆照,陆培民[2]（2017）在《无线通信接收机位同步时钟提取电路设计》一文中研究指出介绍了一种采用数字锁相法实现快速位同步时钟提取的设计方案。设计应用于无线通信接收机中,对解调得到的数字基带信号进行时钟恢复,以实现数据码元的正确采样判决。该方案以超前-滞后型锁相环为基础并进行适当改进,根据用于产生位同步时钟的分频器的计数值来决定每次相位调整的步长,仅需一次便可完成相位的跟踪锁定,极大地提高了位同步速度;同时设计对输入信号也进行了必要的滤波处理,进一步增强了其抗干扰性能。通过一系列的仿真验证,证明了只要每次相位调整时累积相位误差小于码元位宽的50%,该设计均可实现正确同步。(本文来源于《电子技术》期刊2017年04期）
夏蒙,范龙飞,王富栋[3]（2017）在《一种基于FPGA的位同步时钟提取电路》一文中研究指出本系统主要对伪随机序列数据流中的位同步时钟提取和位同步时钟频率测量进行重点设计,采用ALTERA提供的Cyclone V 5CSEMA5F31C6芯片作为主控制器。该系统的创新点在于接收端在传统的数字锁相环(DPLL)的基础上还采用了一种等精度测频法来捕获位同步时钟的频率。通过多项测试,分析并记录数据,结果显示该系统的各项指标均能较好完成设计要求。(本文来源于《内蒙古科技与经济》期刊2017年07期）
钱莹晶,张仁民[4]（2014）在《一种基于DDFS技术的曼彻斯特码时钟提取及解码电路》一文中研究指出为解决现有曼彻斯特解码中需要加同步头、时钟抖动带来的相位模糊等问题,提出一种新型曼彻斯特解码时钟提取和解码电路.该系统采用DDFS(直接数字频率合成)技术,通过粗同步、细同步分别进行捕获(测量码率)和相位跟踪(锁相).仿真和实验结果表明,该系统在信噪比大于2.4 d B下可以准确的提取时钟和正确解码.(本文来源于《怀化学院学报》期刊2014年11期）
尹法纪,沈雷,马琪,陈科明[5]（2009）在《一种用于光通信的新型时钟提取电路设计》一文中研究指出提出了一种采用数据转换跟踪环的时钟提取电路设计方法,介绍了这种新环路的设计结构及工作原理,并对环路性能进行了理论分析和仿真。分析和仿真表明,该电路具有很好的跟踪性能,信噪比较低时可以保持锁定状态,有突发相位抖动出现时可快速进入锁定。可以用于光纤通信系统中。(本文来源于《光通信技术》期刊2009年09期）
安婷婷[6]（2009）在《160Gbit/s OTDM传输系统中时钟提取的研究和相移器控制电路设计》一文中研究指出光时分复用(OTDM)是提高光纤通信容量的有效途径,它可以使用单一光源,与密集波分复用(DWDM)系统相比成本较低,使光纤放大器的管理简单化,尤其是OTDM系统不存在DWDM系统各路功率迭加而产生的四波混频串扰和拉曼散射等问题,当比特距离积相同时,色散和色散斜率补偿难度较DWDM系统容易,OTDM技术的节点上下话路可以变换,易于实现大容量光纤网。在深入分析国内外OTDM系统研究现状的基础上,本论文结合项目组承担的863研究课题,对160Gb/s OTDM系统时钟提取方案进行了深入研究,完成了如下工作:(1)对电锁相环时钟提取、光电混合振荡器时钟提取、光电锁相环时钟提取和全光时钟提取方案进行了深入研究;重点对上述时钟提取技术的优缺点进行了对比分析。在此基础上,提出了基于电锁相环时钟提取和基于SOA注入锁模的全光时钟提取两种可行性方案,并进行了时钟提取实验,取得了有重要参考价值的实验结果。(2)基于MATLAB软件,对160Gb/s OTDM系统存在的某些不完善因素对时钟分量的影响进行了仿真分析,主要包括:OTDM信号的幅度差异和时延差异对时钟分量的影响。根据实验中取得的数据,分析了传输过程各个阶段,OTDM信号中的时钟成分的变化;时钟提取模块的噪声对提取的时钟分量的影响等。(3)时钟提取实验中需要一个调节精度较高的相移器,本论文基于mimix公司的六位数控相移器芯片,对其外围控制电路进行了设计。主要完成了原理图设计和绘制PCB板,并采用Keil编译器编写软件程序,通过炜煌WH-280AU烧写器将程序写入微控制器,进行调试。最终实现对相移器的控制和对应的相移度数的显示。(本文来源于《北京交通大学》期刊2009-05-22）
牛立强,孙洪伟,王宝兴[7]（2008）在《一种光通信系统中时钟提取电路的设计及实现》一文中研究指出描述了一种光纤通信系统中基于FPGA实现的时钟提取电路的原理,在MAX+PLUSⅡ环境下结合原理图和进行了综合、仿真和配置,该电路实现了时钟提取电路的全数字化。测试结果表明,该设计方法能比较准确地恢复时钟信号。(本文来源于《电子科技》期刊2008年12期）
王志梁,刘笃仁[8]（2006）在《基于CPLD的位同步时钟提取电路设计》一文中研究指出提出了一种位同步时钟信号的提取方案。该方案具有同步速度快、实现简单等特点,可用于异步串行通信的发送接收等。文中据此方案设计了其位同步时钟提取电路,给出了采用VerilogHDL语言编写的基于CPLD的具体程序实现代码,最后给出了该电路的具体程序及仿真结果。(本文来源于《电子元器件应用》期刊2006年09期）
邓军勇,黄海生[9]（2006）在《一种用于E1误码仪的时钟提取电路的设计》一文中研究指出给出了一种用于E1误码仪中时钟提取电路的实现方案;对电路的性能进行了讨论、分析;采用硬件描述语言实现和验证,结果符合ITU-T的相关要求。(本文来源于《西安邮电学院学报》期刊2006年03期）
仇应华,王志功,朱恩,冯军,熊明珍[10]（2005）在《10Gb/sNRZ码时钟信息提取电路》一文中研究指出利用法国OMM IC公司的0.2μm G aA s PHEM T工艺,设计实现了10 G b/s NRZ码时钟信息提取电路。该电路采用改进型双平衡G ilbert单元的结构,引进了容性源极耦合差动电流放大器和调谐负载电路,大大提高了电路的性能。测试表明:在输入速率为9.953 28 G b/s长度为223-1伪随机序列的情况下,提取出的时钟的均方根抖动是1.18 ps,峰峰值抖动是8.44 ps。芯片面积为0.5 mm×1 mm,采用-5 V电源供电,功耗约为100 mW。(本文来源于《固体电子学研究与进展》期刊2005年03期）
时钟提取电路论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
介绍了一种采用数字锁相法实现快速位同步时钟提取的设计方案。设计应用于无线通信接收机中,对解调得到的数字基带信号进行时钟恢复,以实现数据码元的正确采样判决。该方案以超前-滞后型锁相环为基础并进行适当改进,根据用于产生位同步时钟的分频器的计数值来决定每次相位调整的步长,仅需一次便可完成相位的跟踪锁定,极大地提高了位同步速度;同时设计对输入信号也进行了必要的滤波处理,进一步增强了其抗干扰性能。通过一系列的仿真验证,证明了只要每次相位调整时累积相位误差小于码元位宽的50%,该设计均可实现正确同步。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
时钟提取电路论文参考文献
[1].岳志琪,杨晨茜,孙玲,李竹.位同步时钟提取电路的设计与实现[J].电脑与电信.2019
[2].林彬彬,施隆照,陆培民.无线通信接收机位同步时钟提取电路设计[J].电子技术.2017
[3].夏蒙,范龙飞,王富栋.一种基于FPGA的位同步时钟提取电路[J].内蒙古科技与经济.2017
[4].钱莹晶,张仁民.一种基于DDFS技术的曼彻斯特码时钟提取及解码电路[J].怀化学院学报.2014
[5].尹法纪,沈雷,马琪,陈科明.一种用于光通信的新型时钟提取电路设计[J].光通信技术.2009
[6].安婷婷.160Gbit/sOTDM传输系统中时钟提取的研究和相移器控制电路设计[D].北京交通大学.2009
[7].牛立强,孙洪伟,王宝兴.一种光通信系统中时钟提取电路的设计及实现[J].电子科技.2008
[8].王志梁,刘笃仁.基于CPLD的位同步时钟提取电路设计[J].电子元器件应用.2006
[9].邓军勇,黄海生.一种用于E1误码仪的时钟提取电路的设计[J].西安邮电学院学报.2006
[10].仇应华,王志功,朱恩,冯军,熊明珍.10Gb/sNRZ码时钟信息提取电路[J].固体电子学研究与进展.2005
论文知识图
