导读:本文包含了系统级封装论文开题报告文献综述及选题提纲参考文献，主要关键词:区熔硅,IPD,摩尔定律,SIP
系统级封装论文文献综述
吴华[1]（2019）在《系统级封装用高阻区熔硅制备技术研究》一文中研究指出在后摩尔时代,系统级封装在智能手机、便携电子等诸多领域得到了广泛的应用。所谓"一代材料、一代器件、一代系统",近年来系统集成技术的飞速发展离不开IPD技术的支撑。而我国高阻区熔硅材料产业做为整个产业链的基础,也要为硅基薄膜IPD技术的自主可控提供有力的保障。目前、国际上高端大尺寸区熔硅材料的技术主要掌控在国外几家大公司手上,再加上中美贸易战的阴云挥之不散,消除瓶颈已经刻不容缓。(本文来源于《数码世界》期刊2019年06期）
王强[2]（2019）在《系统级封装项目进度管理研究》一文中研究指出近年来,在我国经济发展和国家安全方面发挥重要作用的集成电路产业蓬勃发展。作为集成电路核心之一的芯片产品逐渐受到重视,芯片类项目日益增多。目前各个行业对于芯片的需求多样化,小性化而且趋向于快速的定制化。可满足上述需求的系统级封装(SiP-System in Package)项目受到欢迎。此类项目在公司营收占比逐年增大,但是由于进度管理方面存在问题,时常出现的项目延期情况,给企业带来了一定的损失。本文以C公司系统级封装(SiP)项目为对象,将关键链理论运用到此类项目的进度管理中。首先使用案例分析法,访谈法,德尔斐法对项目延期进行调研,分析出项目延期的原因包含重要工序工期预估不准确,任务风险和重要性评判不足,资源问题特别是外协资源支持情况,当前任务受前边任务影响,人员的帕金森及学生综合症,监控和采取措施不及时。其次对SiP项目进行任务分解,识别出此类项目的关键链。再次针对已识别问题,引入任务重要性系数、外部资源重要性,弹性系数法和位置权重作为缓冲区设置的因子,构建新的缓冲区计算公式。最后采用进度及缓冲区消耗双重考核的方式对缓冲区进行检测管理。将基于关键链的进度管理模型应用到C公司系统级封装(SiP)项目,对比传统进度管理方法,缩短了项目周期,验证了模型的效性。同时本论文的研究成果对后续的系统级封装项目进度管理提供借了借鉴意义。(本文来源于《中国科学院大学(中国科学院大学工程科学学院)》期刊2019-06-01）
黄春进[3]（2019）在《基于系统级封装的微带线信号完整性分析》一文中研究指出在高频结构仿真软件HFSS(High Frequency Structure Simulator)中建立了系统级微带线仿真模型,分别研究模型的基板高度、基板介电常数、微带线特性阻抗和微带线长度对系统级封装微带线仿真模型的回波损耗、插入损耗的影响;利用正交试验设计方法,对16组不同参数水平组合的系统级封装微带线回波损耗进行极差分析和方差分析。结果表明各因素对回波损耗的影响由大到小依次为:微带线特性阻抗、基板介电常数、微带线长度、基板高度,通过分析得到微带线的最优水平组合在5GHz时,回波损耗S11的值为-25.1614dB,其值相比正交试验中的16组不同的实验结果都小,证明该参数水平组合符合预测的结果。(本文来源于《信息系统工程》期刊2019年04期）
汪粲星,张浩,刘海涛[4]（2018）在《叁维系统级封装中垂直互联结构的设计》一文中研究指出随着集成密度的提高,叁维迭层系统级封装(SIP)成为高密度电路集成的重要解决方案。在叁维迭层封装中,垂直互联结构会影响跨层传输的信号性能,对射频信号有重要影响。从S波段叁维集成SIP发展的需求出发,设计了一种应用于HTCC工艺的基板间垂直互联结构,并基于微波传输理论,利用电磁场仿真软件分析了不同互联结构的射频信号的传输性能。优化后的互联结构对S波段射频信号的插损小于0.2d B,驻波比低于1.1,具备良好的传输性能。该垂直互联结构具有工艺简单,成本低廉等优势,可以解决基板高密度垂直互联的问题,应用于射频微波电路的叁维集成。(本文来源于《微处理机》期刊2018年04期）
王健,吴鹏,刘丰满,周云燕,李君[5]（2018）在《一种射频系统的叁维系统级封装设计与实现》一文中研究指出叁维封装已经成为实现电子系统进一步集成化的主要方式.为了满足射频收发系统的小型化需求,通过采用柔性基板进行叁维垂直互连,设计并实现了一种射频系统的叁维系统级封装,封装尺寸为50mm*52.5mm*8mm,相比于原版,尺寸减小近20倍.同时利用HFSS和SIwave软件对系统进行了信号完整性(SI)和电源完整性(PI)设计,并进行优化.仿真结果表明:关键时钟走线插入损耗低于0.31dB,回波损耗大于22dB,眼图质量良好,并且电源分配网络(PDN)阻抗等均满足系统设计要求.(本文来源于《微电子学与计算机》期刊2018年07期）
黄晓宗,干旭春,刘凡,刘志伟,黄文刚[6]（2018）在《系统级封装的片上和板级协同ESD保护方案》一文中研究指出提出了一种面向系统级封装(SiP)的片上和板级协同设计方案,提升了电路的ESD性能。该SiP系统集成了若干驱动放大器、ADC和电阻电容。虽然集成的芯片引脚均可满足2 000V的HBM ESD能力,但因为封装尺寸为0402的高精度薄膜电阻会受到损伤,所以SiP仅能承受600V的ESD冲击。在SiP中增加了高速开关二极管1N4148,以泄放ESD冲击电流,使得该SiP集成电路系统的ESD能力从600V提升至2 500V。片上与板级协同设计方法能显着提升产品的可靠性,可广泛应用于SiP产品中。(本文来源于《微电子学》期刊2018年02期）
陈靖,丁蕾,王立春[7]（2018）在《芯片迭层型系统级封装设计优化方法》一文中研究指出芯片迭层封装是一种叁维封装技术,不但可以提高封装效率、产品集成度和器件运行速度,且可以将可编程逻辑门阵列器件与处理器、存储芯片、数模转换器件等一起封装,实现器件的多功能化和系统化。以航天小型化计算机为例,分析了芯片迭层型系统封装设计中存在的典型问题。结合可编程逻辑门阵列器件的I/O可定义和迭层封装结构特点,提出了一种基于氮化铝衬底材料的BCB/Cu薄膜多层转接板完成芯片间高密度互连和电磁屏蔽优化新方法,并完成小型化计算机系统级封装模块研制。(本文来源于《电子产品世界》期刊2018年04期）
方芝清[8]（2018）在《系统级封装中硅基无源集成技术研究》一文中研究指出系统级封装中无源器件的小型化是SiP小型化的关键,硅基无源集成(IPD)技术具有体积小、一致性好、集成度与可靠性高等优势,使其成为无源器件集成的首选方案。滤波器的集成是首要问题之一,由于硅上电感品质因数不高,使得集成的滤波器性能受限,特别是在窄带应用中这个问题凸显。针对这一情况,本文在深入理解IPD工艺结构和电参数特性的基础上,将电路设计和工艺紧密结合,开展硅基带通滤波器集成设计研究,主要包含以下叁个方面:1.利用叁维电磁仿真软件,建立了平面螺旋电感结构的参数化模型。通过仿真分析了电感几何参数如圈数、内径、线宽、线间距等对其电特性的影响;且通过仿真验证了切角、多电流路径等电感Q值优化的途径。然后,在深入理解硅基IPD工艺结构与电特性关系的基础上,提出新颖的四电感互耦结构,建立了设计带通滤波器的物理版图基础。2.针对难以获取频变耦合矩阵的问题,提出一种基于矩阵广义特征值的优化方法,采用该方法求解出频变耦合带通滤波器的耦合矩阵。该耦合矩阵结构、阵元值分别与滤波器拓扑结构、谐振单元间耦合系数对应,这建立了设计频变交叉耦合滤波器的结构基础。3.分析了频变耦合形成的传输零点的分布特性,总结了二阶频变耦合滤波器的集总电路形式。基于提出的四电感互耦合结构和综合处的频变耦合矩阵,采用集总谐振器,分布式互感器耦合的带通滤波器设计方法,设计并优化出两款紧凑的带通滤波器,尺寸仅1.5×1mm2。然后对滤波器进行流片,并将样品测试。测试数据中,两个滤波器均具有较低的带内插损和较高的带外抑制,表明该方法适于硅上窄带滤波器的集成。且测试与仿真曲线吻合,表明建立的硅基IPD仿真模型准确。(本文来源于《中国工程物理研究院》期刊2018-04-01）
陈靖,丁蕾,王立春[9]（2017）在《航天电子产品系统级封装技术的发展与挑战》一文中研究指出梳理了航天电子产品系统级封装的关键技术和重点发展方向,包括高性能高可靠封装基板制造技术和新型互连与叁维封装集成技术;提出了航天电子产品系统级封装技术发展所面临的人才培养、协同设计平台、先进封装和材料、可靠性标准体系四方面挑战的相应对策。(本文来源于《信息技术与标准化》期刊2017年11期）
傅广操,陈亮,唐旻,王世堉,刘哲[10]（2017）在《基于等效热模型的系统级封装仿真技术》一文中研究指出文章基于等效热模型技术,将系统级封装中的多尺度复杂结构(例如,硅通孔插入层、焊接凸点层等)简化为由均匀媒质构成的等效结构,再进行整体封装结构仿真。推导得到的等效热导率模型和与数值仿真提取的参数吻合。与基于精确封装模型的仿真方案相比,等效模型法可显着减小计算资源消耗,同时保证仿真精度,适于复杂叁维封装结构的热仿真问题。(本文来源于《电子技术》期刊2017年09期）
系统级封装论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
近年来,在我国经济发展和国家安全方面发挥重要作用的集成电路产业蓬勃发展。作为集成电路核心之一的芯片产品逐渐受到重视,芯片类项目日益增多。目前各个行业对于芯片的需求多样化,小性化而且趋向于快速的定制化。可满足上述需求的系统级封装(SiP-System in Package)项目受到欢迎。此类项目在公司营收占比逐年增大,但是由于进度管理方面存在问题,时常出现的项目延期情况,给企业带来了一定的损失。本文以C公司系统级封装(SiP)项目为对象,将关键链理论运用到此类项目的进度管理中。首先使用案例分析法,访谈法,德尔斐法对项目延期进行调研,分析出项目延期的原因包含重要工序工期预估不准确,任务风险和重要性评判不足,资源问题特别是外协资源支持情况,当前任务受前边任务影响,人员的帕金森及学生综合症,监控和采取措施不及时。其次对SiP项目进行任务分解,识别出此类项目的关键链。再次针对已识别问题,引入任务重要性系数、外部资源重要性,弹性系数法和位置权重作为缓冲区设置的因子,构建新的缓冲区计算公式。最后采用进度及缓冲区消耗双重考核的方式对缓冲区进行检测管理。将基于关键链的进度管理模型应用到C公司系统级封装(SiP)项目,对比传统进度管理方法,缩短了项目周期,验证了模型的效性。同时本论文的研究成果对后续的系统级封装项目进度管理提供借了借鉴意义。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
系统级封装论文参考文献
[1].吴华.系统级封装用高阻区熔硅制备技术研究[J].数码世界.2019
[2].王强.系统级封装项目进度管理研究[D].中国科学院大学(中国科学院大学工程科学学院).2019
[3].黄春进.基于系统级封装的微带线信号完整性分析[J].信息系统工程.2019
[4].汪粲星,张浩,刘海涛.叁维系统级封装中垂直互联结构的设计[J].微处理机.2018
[5].王健,吴鹏,刘丰满,周云燕,李君.一种射频系统的叁维系统级封装设计与实现[J].微电子学与计算机.2018
[6].黄晓宗,干旭春,刘凡,刘志伟,黄文刚.系统级封装的片上和板级协同ESD保护方案[J].微电子学.2018
[7].陈靖,丁蕾,王立春.芯片迭层型系统级封装设计优化方法[J].电子产品世界.2018
[8].方芝清.系统级封装中硅基无源集成技术研究[D].中国工程物理研究院.2018
[9].陈靖,丁蕾,王立春.航天电子产品系统级封装技术的发展与挑战[J].信息技术与标准化.2017
[10].傅广操,陈亮,唐旻,王世堉,刘哲.基于等效热模型的系统级封装仿真技术[J].电子技术.2017