导读:本文包含了压缩放论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:缩放,电压,动态,转换器,低功耗,处理器,幼儿园。
压缩放论文文献综述
黄少仪[1]（2013）在《大班科学活动:垃圾压缩放》一文中研究指出设计意图我们生活的城市广州,一直非常重视开展生活垃圾分类全民行动。幼儿在参与的过程中既学到许多知识,也获得不少感受。最近,他们常常聚在一起议论:一些地方的生活垃圾,虽然分类投放到回收箱中,但很快就堆得很高,快把回收箱"挤爆"了。我们适时启发幼儿思考:垃圾堆积得像小山一样,不但影响环境,还占用了空间。在垃圾多、回收箱少的情况下,该怎样处理才能充分利用回收箱(本文来源于《教育导刊(下半月)》期刊2013年01期）
林斌[2]（2011）在《动态电压缩放应用下的低电压Buck压降型DC-DC转换器电路》一文中研究指出当今电子类消费品市场中,便携式电子设备比如智能手机、平板电脑、数码相机等产品的需求量很大。这些移动终端电子设备是各种嵌入式硬件软件技术热点集中领域,也是科技界瞩目的焦点。此类基于电池工作的便携式设备对于高质量的切换式DC-DC转换器电路有很大的需求,也有更高的技术要求。所需要的DC-DC转换器产品质量包括要求高效率、小体积、严格的静态动态电压调节和较低的电磁干扰(EMI)噪声。针对效率问题而在最近被提出的一项名为“动态电压缩放(Dynamic Voltage Scaling)”的低功耗VLSI技术,使得新型的“自适应电源”技术的需求很大。在这项研究中,当参考电压收到来自系统需求的阶跃变化时,输出电压需要能尽快地跟踪参考电压进行变化。电源在保证电路系统的正常工作的同时,需要尽可能的降低不必要的能耗。因此,在新型的“自适应电源”的研究中,引入了新的指标参数,即跟踪时间,一项用来表征电源供应器在跟踪参考电压时的速度性能特点。随着业界和市场希望减少成本、减小产品尺寸,因此在工艺上减小临界尺寸。还有希望降低功耗来达到较长的续航时间。这些都要求电路设计者能在更低的电源电压下设计电路,也就是提出了低电压电路设计的要求。而在传统的数字CMOS集成电路中,电源电压下降会导致电路响应速度慢和较小的噪音边界,这给电路设计带来诸多困难。这些低电压电路设计的影响也会同样发生在DC- DC转换器这样一个普通的IC基本电路的设计中。在这篇论文中,介绍了1.8V的电源电压下运用0.18微米的标准CMOS工艺,快速响应的DC-DC降压转换器方案。在这个设计中,引入了快速充电通道开关,改善电路在低电压下动作缓慢的特征,从而缩短了电路输出的向上跟踪时间。通过这个方法,在达到相同的跟踪时间的电路设计中,采用此方案的电路面积可减少70%以上。而且这个设计中,我们采用了被称为自适应延迟补偿的开关频率控制技术方案,用于维持在整个电压输出操作范围内,输出的开关频率在830kHz的±4.5%的范围内,有效的减少了电磁干扰噪声。(本文来源于《上海交通大学》期刊2011-12-01）
彭蔓蔓,李仁发,王宇明[3]（2008）在《一种基于程序段的动态电压缩放算法》一文中研究指出动态电压缩放技术是一种能有效优化处理器能耗的方法,它允许处理器在运行时动态地改变其时钟频率和供电电压.针对处理器提出了一种基于程序段的动态电压缩放算法PBVSA,该算法使用建立在指令工作集签名基础上的程序段监测状态机来判断程序段是否发生变化,并作出CPU电压和频率调整决定.在程序段内,通过计算该段的频率缩放因子β(片外工作时间与片上工作时间的比例关系)来设定CPU的电压和频率.在sim-panalyzer模拟器上完成了算法的实现.通过对Mibench测试程序集的测试表明:该算法平均降低了处理器29%的能耗,而性能损失平均为5.3%.(本文来源于《计算机研究与发展》期刊2008年06期）
彭蔓蔓[4]（2007）在《体系结构级低能耗Cache和动态电压缩放技术研究》一文中研究指出随着集成电路制造技术的持续发展,芯片的集成度和工作速度不断增加,功耗密度显着增大,功耗已经成为计算机系统设计中与性能同等重要的首要设计约束。在现代计算机系统中,处理器速度远远高于存储器速度,Cache作为处理器与主存之间的重要桥梁,在计算机系统的性能优化中发挥着重要作用,但Cache也占据着处理器的大部分能耗。处理器及其Cache存储器是整个计算机系统能耗的主要来源,降低其能耗对于优化计算机系统,特别是嵌入式系统,有着重要的意义。本文主要研究体系结构级的低能耗技术,利用优化Cache结构和动态电压缩放两种技术来实现处理器及其Cache的低能耗。本文首先详细地分析了低能耗Cache技术的研究现状,将该技术总结为基于模块分割的方法、基于路预测的方法、添加一级小Cache的方法、优化标识比较的方法和动态可重构Cache的方法等五大类,并在此基础上,提出了带有效位预判的部分标识比较Cache、带有效位判别的分离比较Cache、基于程序段的可重构Cache等叁种Cache结构。然后从不同的实现层面分析比较了现有的电压缩放技术及其缩放算法,提出了一种基于程序段的动态电压缩放算法。最后结合可重构Cache和动态电压缩放技术,提出了一种基于程序段的可重构Cache及处理器电压自适应算法。本文通过仿真实验证明了上述几种方法的有效性。本文所取得的研究成果主要有:1.一种带有效位预判的部分标识比较Cache(PTC-V Cache)。组相联Cache实现了高命中率,但同时也带来了更多的能耗。本文针对组相联Cache,提出了一种带有效位预判的部分标识比较Cache,它能够有效地节省Cache中信号放大器和位线的能耗。结果表明,PTC-V Cache平均能够节省指令Cache中约55%的能耗。2.一种带有效位判别的分离比较Cache(SC-V Cache)。该Cache基于路暂停Cache结构,在此基础上,设计了有效位判断和分离标识比较器。它能缩短标识比较的时间,并且减少对无效数据块读取的能耗,以确保同时获得高性能和低能耗。该方案很大程度上节省了路暂停Cache的平均能耗,尤其对于大容量Cache。3.一种基于程序段的可重构Cache自适应算法PBSTA。该算法使用建立在指令工作集签名基础上的程序段监测状态机来判断程序段是否发生变化,并做出容量调整决定;在程序段内,该算法使用容量调整状态机来指导Cache进行容量调整。与先前的算法相比,该算法不仅有效地降低了Cache存储系统的能耗,而且减少了不必要的重构所带来的性能损失。4.一种基于程序段的动态电压缩放算法PBVSA。该算法使用程序段监测状态机来判断程序段是否发生变化,并做出CPU电压和频率调整决定,在程序段内,该算法通过计算该程序段的频率缩放因子β(片外工作时间与片上工作时间的比例关系)来设定CPU的电压和频率。结果表明,该算法在保证系统性能的前提下,有效地降低了处理器的能耗。5.一种基于程序段的可重构Cache与处理器电压自适应算法CVPBSTA。该算法结合PBSTA算法与PBVSA算法的特点,使用程序段监测状态机来判断程序段是否发生变化,并做出Cache容量及CPU电压和频率的调整决定。在程序段内,该算法采用了与PBSTA相似的Cache容量调整策略和与PBVSA相似的CPU电压和频率调整策略,先后对Cache容量及CPU电压和频率进行调整。结果表明,该算法在保证性能的前提下,更大程度上地节省了系统的能耗。(本文来源于《湖南大学》期刊2007-10-20）
[5]（2006）在《Analogic Tech推出使更多便携系统获益的高电压缩放效率降压转换器》一文中研究指出AnalogicTech日前推出了一款用于便携应用的电压缩放(voltage-scaling)降压转换器AAT1142,它是第一款可通过一个双线I~2C接口和AnalogicTech的专利单线简易串行控制(S2Cwire)数字接口(本文来源于《电子与电脑》期刊2006年09期）
蒯宇静,李仁发,魏叶华[6]（2005）在《操作系统级低功耗动态电压缩放算法分析》一文中研究指出低功耗的设计已经成为嵌入式系统设计中一个非常重要的方面,而动态电压调度(DynamicVoltageScalingDVS)又被认为是降低功耗的一种有效手段。本文对各类针对系统的动态电压缩放算法做了较系统的总结,给出了算法的模型,重点描述了操作系统级的两类动态电压缩放算法——基于间隔和基于任务的动态电压调度算法,概述了针对编译级的任务内动态电压调度算法。文章对叁类算法作了分析与比较,由此给出了结论与观点,对以后动态电压缩放算法的研究做了预测。(本文来源于《微电子学与计算机》期刊2005年07期）
Jeff,Falin[7]（2003）在《使用TPS62200作为OMAP1510的动态电压缩放器》一文中研究指出毫无疑问的,延长便携式电子产品之电池使用寿命将有助于该产品的销售。对微处理器而言,降低内部时脉频率或降低核心电压均有助于降低其功率消耗。动态电压缩放(Dynamicvoltage scaling, DVS)技术常用来降低核心电压以降低功率消耗。本文将说明(本文来源于《今日电子》期刊2003年09期）
压缩放论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
当今电子类消费品市场中,便携式电子设备比如智能手机、平板电脑、数码相机等产品的需求量很大。这些移动终端电子设备是各种嵌入式硬件软件技术热点集中领域,也是科技界瞩目的焦点。此类基于电池工作的便携式设备对于高质量的切换式DC-DC转换器电路有很大的需求,也有更高的技术要求。所需要的DC-DC转换器产品质量包括要求高效率、小体积、严格的静态动态电压调节和较低的电磁干扰(EMI)噪声。针对效率问题而在最近被提出的一项名为“动态电压缩放(Dynamic Voltage Scaling)”的低功耗VLSI技术,使得新型的“自适应电源”技术的需求很大。在这项研究中,当参考电压收到来自系统需求的阶跃变化时,输出电压需要能尽快地跟踪参考电压进行变化。电源在保证电路系统的正常工作的同时,需要尽可能的降低不必要的能耗。因此,在新型的“自适应电源”的研究中,引入了新的指标参数,即跟踪时间,一项用来表征电源供应器在跟踪参考电压时的速度性能特点。随着业界和市场希望减少成本、减小产品尺寸,因此在工艺上减小临界尺寸。还有希望降低功耗来达到较长的续航时间。这些都要求电路设计者能在更低的电源电压下设计电路,也就是提出了低电压电路设计的要求。而在传统的数字CMOS集成电路中,电源电压下降会导致电路响应速度慢和较小的噪音边界,这给电路设计带来诸多困难。这些低电压电路设计的影响也会同样发生在DC- DC转换器这样一个普通的IC基本电路的设计中。在这篇论文中,介绍了1.8V的电源电压下运用0.18微米的标准CMOS工艺,快速响应的DC-DC降压转换器方案。在这个设计中,引入了快速充电通道开关,改善电路在低电压下动作缓慢的特征,从而缩短了电路输出的向上跟踪时间。通过这个方法,在达到相同的跟踪时间的电路设计中,采用此方案的电路面积可减少70%以上。而且这个设计中,我们采用了被称为自适应延迟补偿的开关频率控制技术方案,用于维持在整个电压输出操作范围内,输出的开关频率在830kHz的±4.5%的范围内,有效的减少了电磁干扰噪声。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
压缩放论文参考文献
[1].黄少仪.大班科学活动:垃圾压缩放[J].教育导刊(下半月).2013
[2].林斌.动态电压缩放应用下的低电压Buck压降型DC-DC转换器电路[D].上海交通大学.2011
[3].彭蔓蔓,李仁发,王宇明.一种基于程序段的动态电压缩放算法[J].计算机研究与发展.2008
[4].彭蔓蔓.体系结构级低能耗Cache和动态电压缩放技术研究[D].湖南大学.2007
[5]..AnalogicTech推出使更多便携系统获益的高电压缩放效率降压转换器[J].电子与电脑.2006
[6].蒯宇静,李仁发,魏叶华.操作系统级低功耗动态电压缩放算法分析[J].微电子学与计算机.2005
[7].Jeff,Falin.使用TPS62200作为OMAP1510的动态电压缩放器[J].今日电子.2003
论文知识图
