李栋[1]2004年在《基于SoC的实时成像处理器中DDR存储系统研究》文中研究表明合成孔径雷达(Synthetic Aperture Radar,SAR)是高分辨率的微波成像雷达,星载SAR实时成像处理器是研究领域的热点。本文重点论述了在基于SoC(System on Chip)技术的SAR实时成像处理器中的存储系统设计工作。本文设计了特殊的存储系统体系结构。SAR成像处理器中对原始数据以及中间处理数据的访问是以行或列交错的形式进行的,通用存储系统(DDR-SDARM)难以兼顾行访问效率和列访问效率。本文设计了特殊的地址数据组织重排和存储颗粒排放方式,兼顾了行访问效率和列访问效率。整体的访存效率达到通用DDR SDRAM系统的2～3倍左右本文设计了高速存储系统控制IP。存储系统的吞吐率是是系统实时性的保证。设计中采用了多种降低overhead提高读写速度的方法。主要包括:内置不等宽FIFO进行数据的写缓冲;选择合适的存储颗粒行数据打开关闭方式。支持PLB总线中最适合实时成像算法的读写方式。系统的可靠性对于星载器件具有重要意义,本文设计了符合星载实时成像处理器特点的存储系统纠错容错方案。采用较少冗余存储颗粒,在系统没有故障的情况下,冗余的存储颗粒可以采用海明码等方式进行纠错,当系统中部分器件出现故障时,系统可以自动将冗余颗粒的功能进行转化。分析表明,整个存储系统的可靠性大大提高。
简方军[2]2006年在《一种基于平台的SoPC软硬件协同设计与实现》文中指出合成孔径雷达(Synthetic Aperture Radar，SAR)实时成像是距离向与方位向二维匹配滤波过程，可实现全天时、全天候、大面积对地观察和高分辨率成像，在军事、经济和环境等领域有重要应用价值。SAR实时成像数据规模大、计算复杂、处理精度要求高，片上可编程系统(System on a Programmable Chip，SoPC)是基于可编程逻辑器件(Programmable Logic Device，PLD)的SoC，是SAR实时成像系统研究的重要方向。平台是一个软硬件集成的结构，基于平台的设计(Platform-Based Design，PBD)是SoPC的重要设计方法，软硬件协同设计(Hardware-Software Co-design)为其核心技术之一。 本文围绕基于Chirp Scaling算法的SAR实时成像的具体应用，系统地研究了基于平台的SAR实时成像SoPC的软硬件协同设计与实现，对系统模型、平台设计、算法模拟与原型仿真、系统实现、性能优化以及系统评测等相关内容进行了深入的研究： 结合基于平台的SoPC系统的特点，提出了一种多约束处理流图模型(Multi-Constrain Process Graph Model，MCPGM)。增加了虚拟处理节点，用于描述实际应用中软件和硬件实现之间切换所需的通信开销；增加设计余量约束，提供了面向平台应用的设计余量分析；研究了MCPGM的软硬件划分问题。MCPGM具有较强的平台描述能力，适合基于平台的SoPC系统建模。 设计并实现了一种高性能的片内多总线结构的SoPC(Multi-Bus SoPC，MBSoPC)，应用MBSoPC实现了SAR实时成像。设计实现了高效的异步总线桥，该桥采用高速异步FIFO实现了数据快速突发传输。研究了可验证设计(DFV)方法，包括DFV状态机、对关联状态机之间设置状态同步点、设计影子寄存器实现不同存储空间的数据映射。DFV设计有效地验证了基于平台的系统设计，显着降低了验证复杂度，提高了验证效率。MBSoPC支持输入和输出并行，实现了高性能的数字信号处理，具有良好的扩展性。实际测试数据表明，片内叁PLB总线结构SoPC，在相同的时钟频率条件下，处理性能是单PLB总线结构SoPC的两倍。 基于片内叁PLB总线结构的SoPC实现了SAR实时成像Chirp Scaling系统，采用流水线和并行计算技术提高了成像性能。SAR实时成像SoPC系统采用了软硬件协同实现，其中固件实现系统的控制功能，软件完成因子预处理计算，硬件完成实时处理。研究了基于MPI的机群并行算法和性能优化，为SAR实时成像SoPC系统建立了算法设计、系统仿真和成像质量评测体系。详细讨论了SAR实时成像SoPC系统的主要功能单元设计、控制测试子系统以及片上计算流程等。
侯宁[3]2012年在《嵌入式多核处理器设计与实现关键技术研究》文中研究指明嵌入式应用已经从早期的工业控制领域扩展到以媒体处理,信息处理为代表的计算密集型应用领域,对嵌入式微处理器的性能提出了更高要求。与此同时,随着VLSI技术进步,单纯依靠提高主频进而提升处理器性能的道路已经走到尽头,设计以多核处理器为代表的先进处理器体系结构已经成为提升处理器性能,满足不断提升的应用需求的主要途径。随着工艺技术的进步,嵌入式多核处理器已经得到较快发展,但仍然面临一系列科学技术问题亟待解决。因此,开展嵌入式多核处理器设计与实现关键技术研究,具有重要的理论和现实意义。合成孔径雷达(Synthetic Aperture Radar, SAR)是一种典型的计算密集型嵌入式应用,并且在军事、经济和环境等领域有重要应用价值。本文以SAR实时成像应用为例,探索面向高性能计算领域的多核架构设计方法,重点从架构设计与实现、应用加速设计以及应用映射等方面开展研究工作。针对高性能嵌入式应用对高计算能力的需求,本文提出了基于“任务簇”的处理器体系结构模型,并根据该模型设计了一种嵌入式多核处理器架构。通过讨论单层结构和层次化结构片上网络的通讯性能与应用的通讯特征间的关系,本文还设计了一种双层混合结构的多核通讯架构,并研究了通讯架构中路由器类型的选择以及路由器的体系结构设计问题。FFT是SAR成像应用中的主要运算任务。为加速FFT运算过程,本文提出了一种高性能的并行FFT处理架构。针对多核芯片组协同工作问题,本文提出了一种面向多核芯片组的任务映射算法,以及一种具有普适性的多核芯片通讯方案。最后,在上述研究成果的基础上,设计了一款SAR实时成像嵌入式多核原型系统,验证了本文的研究工作。本文所取得的研究成果主要有：1.提出一种基于“任务簇”的处理器体系结构模型,并根据该模型设计了一种嵌入式多核处理器架构,其中通讯架构采用双层混合结构。针对高性能嵌入式应用对高计算能力的需求,基于“任务簇”的处理器体系结构模型通过细分计算任务、加速规则计算任务来提高处理器的计算能力。通过讨论单层结构和层次化结构片上网络的通讯性能与应用的通讯特征间的关系,本文设计了一种混合层次化双层结构的多核通讯架构。新通讯架构为嵌入式多核处理器提供了充足的片上通讯带宽,并兼顾了应用通讯特征的多样性。2.仿真分析了电路交换路由器与支持虚拟通道的虫孔交换路由器,在不同通讯特征下的通讯性能：电路交换路由器预先建立端到端的传输链路,链路建立后报文切片顺次连续到达,并且路由器面积较小,在长报文传输(切片数量为几百个)时通讯性能可以接受,但是在短报文传输(切片数量为十几个)时通讯性能较差；虫孔交换路由器不能保证报文切片连续到达且面积稍大,但对于长/短报文传输均表现出优异的通讯性能。上述结论可以用来指导片上网络设计中路由器的选择。3.提出了一种支持虚拟电路的电路交换路由器。针对已有电路交换路由器链路利用率较低的不足,本文研究了一种支持虚拟电路的电路交换路由器。实验表明,新的路由器设计能够有效的降低报文传输延迟并提高饱和注入率。4.采用定常结构的FFT运算流图提出了一种无存储访问冲突的基2×K并行FFT架构。该架构通过并行地址产生算法,使K个基2蝶形运算单元同时读取或写入所需的2K个操作数,达到平均每周期完成K个基2蝶式运算的处理能力。与已有的并行FFT架构相比,地址映射算法易于硬件实现。并行地址产生部件由一个计数器和共4K个二选一多路选择器组成,结构简单,并且对于不同K值,并行地址产生部件结构相同,可以方便的根据FFT运算的速度要求设计不同并行度的FFT处理器,具有很好的可扩展性。在资源消耗方面,不考虑旋转因子,对于N点的FFT,通常采用定常结构的FFT处理器需要2N个存储单元,而本文提出的FFT处理器只需要3N/2个存储单元。5.针对多核芯片组协同工作问题,本文提出了一种面向多核芯片组的任务映射算法,以及一种具有普适性的多核芯片通讯方案。板级互连总线的通讯带宽较小,并且受芯片管脚个数限制,板级的数据链路个数有限,采用面向多核芯片组的任务映射算法可以有效减少芯片间的任务通讯量。同时,针对报文数据在多核芯片组中的传输问题,本文还提出了一种多核芯片通讯方案。该方案具有普适性,不受多核芯片的数量、拓扑结构和路由算法限制,并且易于硬件实现。6.在上述研究成果的基础上,本文设计了一款SAR实时成像多核原型系统。原型系统主要包括4颗Xilinx Virtex-6-550T FPGA芯片以及一些存储、接口和电源管理芯片。4颗FPGA芯片均采用本文提出的嵌入式多核处理器体系架构设计。原型系统流水处理雷达回波数据,工作频率在80MHz时,能够在18秒内得到一幅4096×2048点的256级灰度SAR图像,并且原型系统的输出图像与PC得到的原始图像间的差别可以忽略,成像质量很好。
潘杰[4]2006年在《聚芯SoC高性能访存技术研究》文中进行了进一步梳理随着半导体工艺技术的不断进步,芯片的设计规模越来越大,特别是进入深亚微米以后,集成电路完全可以将一个完整的电子系统在单块芯片上实现,于是便出现了片上系统(System on Chip)。SoC技术已经成为当今超大规模集成电路的发展趋势,也是21世纪集成电路技术的主流。虽然将多个不同功能的IP核集成在同一块芯片中降低了芯片设计的成本,缩短了设计周期,但是同时也带来很多的挑战,其中之一就是访存性能。由于同一块芯片上需要访存的IP核增多,而出于成本的考虑只能共享主存,导致访存性能成为系统性能提高的主要瓶颈之一。本文就是以聚芯SoC为背景,结合MiBench中的几个与当前应用相关的测试程序的行为,提出了在聚芯SoC中优化访存性能的方法。 本文首先分析了聚芯SoC的高速总线的结构和该总线上各个主设备的访存行为;然后,结合现代DRAM存储设备的特点,提出了一种以DDR SDRAM为存储设备的新的内存控制器的结构。这种内存控制器结构将聚芯SoC的高速总线读/写接口分开以独立控制,使其支持总线的读/写并发操作,同时在控制器内增加操作队列来记录对存储设备的各个操作,以支持总线的地址流水。为了提高操作响应速度、提高数据带宽,在控制器中间设计了一个并行共享缓存区,同时根据操作队列的结构设计出一种调度算法。 本论文对该内存控制器进行了大量的实验和测试,对实验结果的分析和对比表明,该内存控制器较前一版本的聚芯SoC的内存控制器访存性能有较大幅度的提高。在只有龙芯1号处理器的测试环境中,平均访存延时下降了63.10%,为了发挥L~*Bus的性能在总线上又增添了3个虚拟设备,在新的测试环境中,平均访存延时下降了88.31%,平均带宽提高14.86%。此外还测试了该内存控制器在不同访存量、读/写阈值、缓存区容量以及写操作队列深度下的性能对比,为平衡平均读延时、带宽以及设计成本提供参考的依据。
刘东洋[5]2014年在《基于Z7的SAR实时成像处理设计》文中研究指明合成孔径雷达(SAR)自从问世以来,经过几十年的发展,不管是在军事领域还是在民事领域,展示出了它得天独厚的优势,获得了十分广泛的应用。随着数字芯片技术和无人机相关技术的不断发展,将合成孔径雷达应用于无人机上并实现高分辨率的实时成像成为了研究的新热点。本文重点研究了基于Xilinx Zynq-7000的使用正侧视RD算法的实时成像处理技术。所取得的主要研究成果为:1.对应用于无人机载雷达的Zynq-7000芯片的技术优势进行了研究。论文从无人机发展的历史过程和合成孔径雷达的技术特点出发,结合当今世界对无人机载雷达的新要求,提出了以Zynq-7000芯片为核心的新的硬件体系。由于要求新型的无人机载雷达系统具有较小的体积、较轻的重量、较低的功耗,因此采用了Xilinx公司最新的内嵌了双核ARM的Zynq芯片,而摒弃了传统的FPGA+DSP的架构。2.对如何选择Zynq内部PL与PS之间的接口进行了研究。介绍了Zynq内部PS与PL之间的叁种接口:四个AXI_GP接口,包含两个主设备接口和两个从设备接口;叁个AXI_HP从设备接口,它们都是由PL来控制PS;一个AXI_ACP加速器一致性接口,也是从设备接口,同样由PL来控制PS。给出了PS与PL之间这叁类接口的性能和数据吞吐量。通过五个典型的应用情形介绍了在实际中我们应该如何选择这些接口,以充分的利用Zynq-7000这个全可编程的芯片。3.对PS与PL间基于AXI-Stream总线进行数据通信的设计进行了研究。由于PS与PL之间没有符合AXI_Stream总线协议的接口,因此详细地介绍了如何在PL中创建遵守这种总线协议的IP以及其软硬件设计流程。介绍了具有AXI协议与AXI_stream协议转换的和具有高速数据传输功能AXI_DMA核。这两个IP核相互配合最终实现了PL与PS的高速数据通信,充分展示了AXI_Stream总线IP的应用范围和AXI_DMA IP在数据传输中的优势,显示出了PL作为一个PS的可重配置的外设,与普通的外设相比它的优势和区别。4.对基于Z7的SAR实时成像处理进行了系统的研究。首先介绍了该系统处理板卡的结构,说明了此系统处理板与惯导系统、伺服天线、微波模块如何相互连接、相互配合。接着详细地叙述了整个雷达系统的工作流程、信号在板卡上的流动方向。介绍了系统的RD成像算法的详细流程以及整个算法在多核之间的分配与映射。最后介绍了在实际调试过程中发现整个成像算法达不到实时性要求的情况下如何进行算法加速、优化,最终实现了实时地处理。结果表明基于Xilinx Zynq-7000的微型SAR系统因其具备的高标准性,具有很强的实用性和很好的应用前景。
王一鸣[6]2012年在《基于FPGA的SAR转置存储器设计》文中认为合成孔径雷达(SAR)是一种具有高分辨成像雷达，在许多领域均发挥重要作用。在工程实现的过程中，一方面，它需要对大数据量和高数据率的原始数据进行处理，另一方面，雷达系统对实时性有很高的要求，这些要求给工程实现带来了极大的挑战。因此，用于实现合成孔径雷达处理的硬件系统的选择和搭配就成为了一个至关重要的问题。通常情况下，对这种雷达数字信号进行处理都是采用DSP来实现，然而，随着合成孔径雷达的性能要求越来越高，施加给DSP的负担越来越重，仅仅使用DSP来完成设计的难度越来越大。同时，由于FPGA技术在实现数字信号处理方面经过几年的发展已经趋近成熟，因此，FPGA在SAR成像方面已经被越来越多的应用。而本文就是基于FPGA平台进行设计。本文介绍了一种基于FPGA的SAR转置存储器设计方法，主要解决基于DSP实现成像处理转置存储功耗高、速度慢、效率低和不能抗辐射的问题。本文具体论述了设计原理和实施方案，并且给出了详细的验证结果。本设计极大地提高了转置存储器的工作效率，使转置存储器系统运行更稳定、功耗更低、速度更快、效率更高、能抗辐射，可应用于合成孔径雷达成像系统设计。
周帅[7]2012年在《异构多核处理芯片设计及优化》文中研究指明异构多核是当今多核处理器设计的主流趋势。其核心思想是处理器中只有一个(或几个)通用的核心完成任务调度功能,主要的计算任务(如浮点运算、信号处理、图像处理等)则由专门的高性能计算核心来完成,从而大幅度提升处理器执行效率和性能。影响异构多核处理器性能的因素有很多,最主要的是架构和计算核心的性能。本文详细介绍了一款异构多核处理芯片。该芯片顶层架构为NoC(片上网络),集成了52个异构核,包括ARM处理器、协处理器、FFT/IFFT加速单元和转置加速单元。在FPGA上实现该芯片的结果表明,它能够满足实时成像算法的实时性要求,成像效果良好。在原有的异构多核处理芯片的设计基础上,本文针对其中3个关键技术点进行了优化。针对NI(网络接口),本文提出了一种基于微码控制器的设计方法,实现了一款同时支持3种链路通信协议的网络接口。可编程的设计使得该网络接口具有很强的灵活性、适应性。相比于传统的基于FSM(有限状态机)的网络接口设计,新的设计消耗的硬件资源减少了约10%。针对Sin/Cos运算模块,本文从理论上分析了原有设计的误差,并提出了一种通过补偿求余来提高相位精度的方法。基于这种方法,本文设计出一款高精度的Sin/Cos运算模块,大幅度提高了求Sin函数值和Cos函数值的精度。为了节省的硬件资源消耗,改进的设计对中间数据的表示格式做了一定的优化。逻辑综合结果表明,硬件资源消耗量减少了约32%。针对转置加速单元,本文一方面论述了在分布式存储系统下转置大矩阵的方法,另一方面改进了原有的转置簇(含转置加速单元)。理论分析和实验结果表明,新的设计大幅度提高了转置的速度,硬件资源的消耗却减少了约15%。影响转置效率的因素有很多,例如矩阵的规模、矩阵的形状、拆分矩阵的方式、缓冲区大小等等,在实验过程中进行了分组测试,分别统计出各种因素的影响程度,为高效的使用转置簇提供了参考。
张路煜[8]2014年在《支持并行传输的多端口DMA控制器设计》文中研究表明Backprojection雷达成像算法是合成孔径雷达成像算法中的一种,该算法能在高分辨率、大前斜视角、低频以及大孔径积分角的情况下成像。算法主要包括脉冲预处理和脉冲反投影两个部分,其中脉冲反投影部分的运算量极大,需要通过使用并行计算的方法来解决这个瓶颈。本文介绍了一款面向实时成像算法的多核异构处理平台,并在该平台上实现了Backproiection成像多核并行计算系统。在该计算系统的反投影子系统中集成了8个反投影加速核,这些反投影加速核通过脉冲并行的方式实现了流水并行。为了满足流水并行对数据传输需求,本文设计一款支持并行传输的多端口DMA控制器。该DMA控制器包含1个配置端口,2个数据通道和5个设备端口。DMA控制器只在配置过程中使用AHB总线,数据的传输采用专用的数据通道,源设备和目的设备经由数据通道中FIFO的缓存通过传输协议相连接而实现数据的传输,各个数据通道之间相互独立。在Backproiection成像多核并行计算系统中,该DMA控制器实现了双数据通道并行传输,单个数据通道传输效率超过97%,整体传输效率达到195%,满足了计算系统的需求。本文介绍了支持并行传输的多端口DMA控制器的设计方法。阐述该DMA控制器的总体结构、工作特点、工作原理以及工作流程,并详细介绍了该DMA控制器各个子模块的设计方法。在设计完成后,对DMA控制器进行了系统级功能验证,验证该DMA控制器功能是否正确。经验证,本文设计的DMA控制器数据传输正确,符合设计的要求。目前,该DMA控制器已经作为Backproiection成像多核并行计算系统的一部分集成到本文介绍的多核异构处理平台中,并实现了基于Xillinx V6550T FPGA芯片的实时成像原型演示系统。
曹亚辉[9]2015年在《基于FPGA的实时视频去雾系统的研究与实现》文中研究指明近年来,工业技术快速发展导致环境恶化加剧,雾霾天气逐渐增多,较严重地影响社会生产和生活秩序。雾天图像的清晰化处理作为图像预处理的重要环节之一,对图像处理和计算机视觉等领域有着非常重要的影响,图像去雾的研究渐成热点之一。随着计算机及半导体等技术的发展,人们对视频处理设备提出了小型化、实时化、高清化等要求,如何在保证视频去雾效果的同时保证视频的高清化、实时化是一个重要的研究方向。本文首先分析了去雾方法目前所具有的现实意义和应用价值,介绍了国内外在该领域的研究现状,对视频去雾系统进行了总体方案设计。针对视频去雾系统中的视频输入输出、图像帧缓冲以及内部总线接口等各个子系统进行了详细的方案对比与论证,设计了视频去雾系统的电路与逻辑框架。其次,详细阐述了基于暗通道先验的单幅图像去雾算法原理,分析了算法中各部分的运算量,在保证去雾效果的前提下对暗通道计算等运算量较大的模块进行改进与优化,减少了图像去雾算法的运算复杂度。接着,在FPGA上利用Vivado HLS高层综合工具实现了暗通道先验图像计算、雾天透射率图像计算和去雾图像生成等模块的逻辑电路,高效地完成了图像去雾算法的移植。根据视频时域连续性的特点,设计了视频去雾辅助算法以解决图像去雾算法处理视频过程中存在的视频闪烁等问题,并采用软硬件联合处理方法实现了视频去雾算法。随后,分析了视频去雾系统中外部帧缓冲存储接口、去雾算法模块、视频输入输出以及内部总线接口等关键模块存在的高延迟与低吞吐量等性能瓶颈,分别对它们进行了优化,减少了各模块的传输延迟并增加了其传输带宽,扩展了视频去雾系统对720P高清实时视频处理的支持。最后,采用RTL仿真的方法对基于FPGA的图像去雾算法进行验证,并对实际系统中的各个模块进行功能测试,给出了视频去雾系统进行高清视频去雾处理前后的效果对比图。测试结果表明,系统实现了预期的高清实时视频去雾功能,并且具有效果良好、自适应去雾等特点。
朱胜利[10]2014年在《基于移动智能终端的视像信号处理技术研究》文中认为全球第叁代移动通讯技术已经迈向成熟阶段,而全球第四代移动通讯技术已经悄然而至,视像采集和视像处理已经成为移动通讯智能终端的重要组成部分。集成图像信号处理和视频信号处理器的系统级芯片方案在高像素消费类电子产品中有长足发展。本论文主要研究基于移动智能终端的视像信号处理技术及其实现,这将为移动智能终端的多媒体系统新架构的研究奠定了基础。论文在研究移动智能终端应用处理器的基础上,设计了适合移动智能终端解决方案的图像信号处理器和视频信号处理器架构,实现了视像信号处理系统,在提高主控芯片集成度的同时,降低了功耗和成本。论文主要针对移动终端视频采集的特点和高清视频处理的需求进行相应的理论研究和算法实现。详细研究了图像抗渐晕技术、自适应自动白平衡技术和AVS视频压缩技术的算法理论及电路设计,搭建了FPGA软硬件验证平台,并使用CMOS图像传感器OV5647,对数字图像处理器进行了FPGA板级验证。设计的视像信号处理系统在功耗、性能等方面达到预期效果,该系统被应用于移动智能应用处理器芯片之中,并采用28nm进行了流片。本文主要创新工作有:1.提出一种创新的抗渐晕图像算法,在有效消除渐晕的同时,改善了由镜头所引起的图像色彩不均匀。该算法首先利用统计方法得到图像中心点以及RGB叁个通道的补偿因子曲线并进行线性拟合,而后通过计算得到各通道的衰减速率,最后利用各通道的衰减速率对图像进行补偿。经过算法处理后,图像相对照度提高到97.62%,渐晕现象消失。同时图像的相对色度提高了12.8%,达到83.14%,图像色彩变得均匀。2.提出一种高效基于流水线设计的环形滤波器架构。该架构应用于AVS高清视频解码器流水的第四级,在实现面积最优的同时提高了高清视频解码效率,达到高效、低成本的视频去块效应的目的,在1080P@30fps的高清实时解码情况下,面积为19.1Kgate(不含内部SRAM),成本更优。3.提出一种新型图像边界扩展算法以重构出界的参考宏块,实现了图像无限制运动向量(Unlimited Motion Vector,UMV)的获取,从而完善图像边界的运动补偿效果。解决了在AVS视频解码过程中由于参考宏块出界而导致视频解码效率降低的问题。本模块打开UMV后综合的芯片面积仅增加面积1.5%,而AVS视频解码系统采用UMV比不采用UMV解码效率明显提高。
参考文献：
[1]. 基于SoC的实时成像处理器中DDR存储系统研究[D]. 李栋. 中国科学院研究生院（计算技术研究所）. 2004
[2]. 一种基于平台的SoPC软硬件协同设计与实现[D]. 简方军. 中国科学院研究生院（计算技术研究所）. 2006
[3]. 嵌入式多核处理器设计与实现关键技术研究[D]. 侯宁. 合肥工业大学. 2012
[4]. 聚芯SoC高性能访存技术研究[D]. 潘杰. 中国科学院研究生院（计算技术研究所）. 2006
[5]. 基于Z7的SAR实时成像处理设计[D]. 刘东洋. 西安电子科技大学. 2014
[6]. 基于FPGA的SAR转置存储器设计[D]. 王一鸣. 西安电子科技大学. 2012
[7]. 异构多核处理芯片设计及优化[D]. 周帅. 南京大学. 2012
[8]. 支持并行传输的多端口DMA控制器设计[D]. 张路煜. 南京大学. 2014
[9]. 基于FPGA的实时视频去雾系统的研究与实现[D]. 曹亚辉. 南京邮电大学. 2015
[10]. 基于移动智能终端的视像信号处理技术研究[D]. 朱胜利. 天津大学. 2014
标签：航空航天科学与工程论文; 存储芯片论文; 嵌入式技术论文; 实时系统论文; 并行处理论文; ddr论文; 转置矩阵论文; 应用架构论文; 嵌入式系统设计论文; soc论文; 图像通道论文; 处理器技术论文; 嵌入式计算机论文; 转置论文; 芯片论文; dma控制器论文; sar论文; 算法论文; dma论文; soc芯片论文; fft论文;