导读:本文包含了存储器接口论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:存储器,接口,处理器,数字信号,电路,模块,信号。
存储器接口论文文献综述
刘紫璇[1]（2019）在《兼容DDR3和DDR4存储器标准的接口电路设计》一文中研究指出近年来随着集成电路产业不断发展壮大,电子设备更新迭代速度激增,存储器技术的发展也是突飞猛进。在Intel Celeron系列和AMD K6处理器以及相关的主板芯片组被推出后,扩展数据输出内存(Extended Data Out Dynamic Random Access Memory,EDO DRAM)性能无法与处理器匹配,处理器需要更高标准的内存来满足其需求,由此存储器技术进入同步动态随机存取内存(Synchronous Dynamic Random Access Memory,SDRAM)阶段。随着存储器技术水平的不断提高,对其内存接口的要求也越来越高,需要设计出与其功能匹配、性能更优的双倍速率(Double Data Rate,DDR)内存接口电路。本文设计了一款兼容DDR3和DDR4存储器标准的接口电路。首先概括了存储器以及存储器接口的发展史,阐述了国内外对于接口电路的研究现状;其次介绍了接口电路基本理论,对文中用到的DDR3接口标准,短截线串联端接逻辑(Stub Series Termination Logic,SSTL)和DDR4接口标准,“伪开漏”(Pseudo Open Drain,POD)进行了详细研究和异同比较,对片上终端电阻(On Die Termination,ODT)匹配技术和片外驱动(Off Chip Driver,OCD)阻抗匹配技术的意义和原理进行了介绍;论文重点设计了ZQ校准模块、输入I/O模块和输出I/O模块,并对各个模块进行了仿真验证。论文的创新工作主要体现在:1)针对常见接口电路中ZQ校准只适用于单一标准的不足,设计出一款可兼容DDR3和DDR4两种存储器标准的ZQ校准电路,通过编码控制使用不同数量的驱动单元与外部电阻进行校准,实现片内终端阻抗/输出阻抗与预期值的差值保持在±4%;2)针对DDR4电压标准下调以及传输速率提高以后,以往的输入接收器不能接收高速数据的问题,通过采用一组差分对结构以及仅在输入端使用厚栅型晶体管,而在其余位置使用薄栅型晶体管的方法,设计了一款新型的DDR4输入接收器电路,该电路最高工作频率可达到1333MHz,输出信号可保持良好的占空比;3)针对传统的电平转换电路只能在特定电压下进行转换,并且传输信号速度慢的缺点,设计了一款新型的电平转换器,可兼容DDR3和DDR4两种存储器电压标准,通过参考传统电平转换电路,加入快速响应模块和占空比调节模块,使电路在DDR3模式下最高工作频率可达到1066MHz,在DDR4模式下最高工作频率可达到1333MHz,在两种模式下对于不同的I/O电源电压,输出信号占空比都能保持在50%±1%。所设计的接口电路采用UMC 28nm工艺,电压范围在1.0V~1.5V,工作温度在-40℃~125℃。通过Spectre软件的仿真验证,结果表明,该接口电路能够完成DDR3和DDR4存储器与CPU间的通信,作为输入I/O时,电路在DDR3模式下,可接收来自片外信号的最高频率为1066MHz;在DDR4模式下,可接收来自片外信号的最高频率为1333MHz。作为输出I/O时,电路在DDR3模式下,可向片外传输信号的最高频率为1066MHz;在DDR4模式下,可向片外传输信号的最高频率为1333MHz。(本文来源于《辽宁大学》期刊2019-04-01）
王文磊,陈章进,季渊,黄舒平[2]（2019）在《存储器与FPGA接口互连的信号完整性设计》一文中研究指出随着芯片性能的提升,芯片数据传输速率越来越高,高速信号导致信号串扰、振铃等一系列信号完整性问题。针对高性能FPGA与高性能存储器之间的电路接口设计,提出了一套在FPGA控制器极限频率工作下的单端信号阻抗匹配以及传输线设计仿真方案,实现单根数据线传输速率达到800MHz。利用Cadence Sigrity软件对接口电路建立模型,进行传输线串扰,阻抗匹配仿真,验证了设计方案的可行性。(本文来源于《工业控制计算机》期刊2019年02期）
刘洋[3]（2018）在《基于28nm CMOS工艺的大容量片上存储器及存储接口的时序优化设计》一文中研究指出本文基于28nm标准CMOS(Complementary Metal Oxide Semiconductor)工艺,针对MX芯片的叁个关键部件——共享存储体模块、外部存储接口模块、DDR3(Double Data Rate 3 SDRAM)存储接口模块,重点研究了时序优化方法,主要内容包括:由于共享存储体模块存储容量较大,因此该模块会出现布线拥塞,并且存在各种时序问题。该模块总容量为4MB,工作频率为500MHz,总线位宽128位。通过对布局进行优化可以降低时序优化的难度,本文采用手动规划的方式,主要对宏单元的位置和与时序相关的寄存器位置进行了优化。本文通过调整宏单元的位置和方向,使一个BankMemory的面积平均减小了6%,避免了布线通道拥塞,降低了走线难度。通过优化寄存器的位置,减小了reg2reg数据路径的延时。本文通过手动规划时钟树的方式,使得从时钟根节点到存储体的时钟延时平均降低了2.4%,时钟偏差减小了32ps;通过手动调整时钟树布线方式,增大了时钟树主干抗干扰能力,使得到存储体的时钟串扰减小了49ps。针对与存储体相关的时序路径,除了采用借用时钟偏差、替换阈值等常见的时序优化方法外,本文通过优化存储体输出电路逻辑结构,使存储体输出到下一级寄存器数据路径延时平均延时降低了54.7%;通过手动规划寄存器输出到存储体LS端具体路径,使得该数据路径的延时平均减小22.1%。通过优化时钟树结构和与存储体相关的时序路径,最终解决了共享存储体模块布线拥塞问题,实现了该模块的时序收敛。由于外部存储接口模块内部有两个异步时钟,并且该模块与顶层有数据交互,因此该模块内部的跨时钟路径以及与顶层交互的接口有大量时序违反。该模块总线宽度为32位,其包含两个异步时钟,ECLKOUT时钟和CLK时钟,时钟频率分别为100MHz和500MHz。针对该模块接口时序的问题,通过使用tcl脚本,在与顶层交互的接口处添加缓冲器消除了function模式ML_rcworst_125C corner下1243条保持时间违反;针对外部存储接口模块内部跨时钟域的保持时间(hold)违反,通过使用ice、PrimeTime工具,采用替换阈值的方法,最终修复了最差corner下的3870条违反。由于对DDR3内部PHY与IO之间的延时偏差(skew)有要求,因此DDR3内部的时序收敛为工作重点。本文研究的DDR3基于28nm CMOS工艺,支持外扩8GB的存储容量,传输速率为1600Mbps。通过手动规划到PHY的时钟树,基本实现了平衡PHY时钟延迟的要求,同时也降低了平衡PHY与IO间延时的难度。通过设计相应算法,实现快速在数据PHY与对应的IO间等间距、等级数的插入缓冲器,在此基础上使用Innovus工具完成布线,最终使数据PHY与对应的IO间的延时偏差达到设计要求。(本文来源于《西安电子科技大学》期刊2018-04-01）
张虎威[4]（2017）在《基于SATA接口的高速图像存储器的研究与设计》一文中研究指出随着高速图像传感器在航空、航天等测试领域的广泛应用,图像传感器的帧频和分辨率也得到了显着地提升,随之而来的是数据量的激增,这对图像存储器带来了极大的挑战。为了对高分辨率、高频帧的图像传感器输出的海量数据进行可靠的存储,设计了一种基于SATA(Serial ATA)接口的高速图像存储器。本文首先根据存储器的各项设计指标以及相关技术进行了系统总体方案设计。存储器以Xilinx公司的Spartan-6系列FPGA(Field-Programmable Gate Array)作为核心处理器,使用Camera Link接口采集工业相机输出的高速图像数据,利用DDR3存储器作为高速缓存解决了海量图像数据的跨时钟域传输问题,结合FPGA内部的GTP高速串行收发器实现了SATA控制器,并将图像数据存入SATA接口的固态硬盘之中,克服了传统高速存储器体积大、速度慢以及抗干扰能力差的缺点,并可以通过千兆以太网接口将存储的图像数据上传至PC机进行进一步的分析与处理。然后,根据存储器系统的总体设计方案进行了硬件设计以及FPGA逻辑设计,并且重点介绍了SATA协议中物理层、链路层、传输层以及命令层的FPGA实现方法。最后,在存储器系统硬件平台的基础上,使用Chipscope、IBERT等FPGA在线调试工具,对SATA链路信号质量以及读写正确性进行了测试,并利用工业相机的测试图像进行图像回读显示测试。最终测试结果表明,本文设计的高速图像存储器实现了对Camera Link接口输出图像数据的高速传输与存储,存储速度可以达到160MB/s,具有一定的实用价值和应用前景。(本文来源于《中北大学》期刊2017-05-22）
解同同,李天阳[5]（2016）在《一种基于DSP的通用存储器接口的设计》一文中研究指出DSP芯片的通用存储器接口可以满足DSP芯片访问片外存储器的需求,减少DSP芯片中嵌入式存储器的面积,提升DSP芯片整体性能。设计一款高性能的通用存储器接口是DSP芯片设计工作中的重要环节。设计并实现了一种基于DSP的通用存储器接口,支持多种同步或异步的ROM、SRAM和Flash存储器,支持存储器突发访问,支持外部总线共享。经过仿真验证,存储器接口可以正常工作。目前已成功应用于一款32位DSP芯片中。(本文来源于《电子与封装》期刊2016年08期）
刘宗福[6]（2016）在《片上FLASH存储器接口的设计》一文中研究指出DSP片内有限的存储容量限制了其信息处理能力,针对这一特点,本文设计了外部存储器接口,使DSP具有了和FLASH等异步存储器的无缝接口,用户可以方便的外接存储器芯片来扩展存储空间。文章中给出了设计思路与实现,并进行了RTL级验证,设计的外部存储器接口在功能和时序上符合各种存储器技术规范,达到了预定目标。(本文来源于《电子世界》期刊2016年03期）
黄飞翔,蔡启仲[7]（2016）在《基于S3C2440的存储器接口设计与初始化分析》一文中研究指出在嵌入式系统设计中,SDRAM的工作原理、控制时序及相关寄存器配置方法 ,相对较难。本文基于叁星公司的S3C2440微处理器,设计外接美光内存芯片MT48LC16M16A2,并详细分析了初始化代码,目的是加深初学者对SDRAM的基础知识的了解,能有助于今后的嵌入式学习以及设计提供参考。(本文来源于《科技视界》期刊2016年01期）
马强,宋何娟,周乐[8]（2014）在《一种高速LVDS接口的存储器设计》一文中研究指出此存储器设计是基于已有SRAM基础上增加外围LVDS接口和一些数据处理电路而改进的一种新型存储器。它应用一些有LVDS接口的高速AD上,可直接接收AD过来的数据,写入到存储器中,然后通过LVDS接口进行读操作。此存储器的时钟为500MHz,存储容量为4Mbits,支持数据单沿采样和双沿采样,采用QFN88封装,面积2.5mm*3mm。(本文来源于《中国集成电路》期刊2014年05期）
宋娟,吴荣斌,张刚[9]（2014）在《FPGA构造单向串行LVDS接口RAM存储器》一文中研究指出在Xilinx ISE软件平台上,通过硬件描述语言VHDL设计实现了具有单向串行只写总线接口的RAM存储器,并且使用低压差分信号传输技术,降低误码率和串扰。该存储器大大减少了RAM存储器引脚数目,降低了SoC的空间、功耗和成本,资源利用率高,可以更有效地提高CPU访问存储器的速度。最后在Virtex-5开发板上验证通过。(本文来源于《电视技术》期刊2014年09期）
沙江[10]（2014）在《DSP内嵌存储器接口电路的设计与研究》一文中研究指出随着微电子加工工艺的快速发展，人们已经可以把越来越多的功能模块像处理器、存储器、模拟电路甚至射频电路集成在一个超大规模的芯片上，形成系统芯片，而在任何一个系统芯片中，存储器都是一个不可缺少的重要组成部分。由于存储器功能的独立性，在系统设计中为了缩短设计周期往往直接使用IP核，但要设计出与系统兼容的接口电路才能使存储器即发挥作用又不影响系统的性能，所以关于存储器接口电路的设计一直是系统设计中的重点和难点。数字信号处理器广泛应用于通信、雷达、声纳、遥感、生物医学、机器人、控制、精密机械、语音和图像处理等领域，是消费类电子产品中的一种基础器件。本文以一款国外DSP芯片为例，详细介绍其内嵌的存储器接口电路的设计，并将其中的FLASH和DARAM接口电路作为重点研究，可以为DSP乃至SOC内嵌存储器接口电路的设计提供一种参考。对于FLASH接口电路的研究，要先建立FLASH模块的行为模型，将其与DSP核结合起来，通过DSP核执行指令对FLASH进行操作，观察FLASH模块的信号变化，从而分析FLASH接口电路的工作原理，研究FLASH各种操作的算法。而DARAM是为了DSP指令集中一些特定的指令而设计的特殊的RAM，其特点在于可以在一个时钟周期内进行两次读写操作，进行所谓“双存取”，所以只有在执行特定指令的时候DARAM才能体现其特殊性。除了分析电路功能，最后还将进行整体的电路仿真，并将部分电路移植到BCD180工艺下绘制版图。(本文来源于《沈阳工业大学》期刊2014-02-25）
存储器接口论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着芯片性能的提升,芯片数据传输速率越来越高,高速信号导致信号串扰、振铃等一系列信号完整性问题。针对高性能FPGA与高性能存储器之间的电路接口设计,提出了一套在FPGA控制器极限频率工作下的单端信号阻抗匹配以及传输线设计仿真方案,实现单根数据线传输速率达到800MHz。利用Cadence Sigrity软件对接口电路建立模型,进行传输线串扰,阻抗匹配仿真,验证了设计方案的可行性。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
存储器接口论文参考文献
[1].刘紫璇.兼容DDR3和DDR4存储器标准的接口电路设计[D].辽宁大学.2019
[2].王文磊,陈章进,季渊,黄舒平.存储器与FPGA接口互连的信号完整性设计[J].工业控制计算机.2019
[3].刘洋.基于28nmCMOS工艺的大容量片上存储器及存储接口的时序优化设计[D].西安电子科技大学.2018
[4].张虎威.基于SATA接口的高速图像存储器的研究与设计[D].中北大学.2017
[5].解同同,李天阳.一种基于DSP的通用存储器接口的设计[J].电子与封装.2016
[6].刘宗福.片上FLASH存储器接口的设计[J].电子世界.2016
[7].黄飞翔,蔡启仲.基于S3C2440的存储器接口设计与初始化分析[J].科技视界.2016
[8].马强,宋何娟,周乐.一种高速LVDS接口的存储器设计[J].中国集成电路.2014
[9].宋娟,吴荣斌,张刚.FPGA构造单向串行LVDS接口RAM存储器[J].电视技术.2014
[10].沙江.DSP内嵌存储器接口电路的设计与研究[D].沈阳工业大学.2014
论文知识图
