导读:本文包含了前端处理器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:处理器,垃圾,指令,微结构,电力线,逐次,系统。
前端处理器论文文献综述
殷高峰[1]（2019）在《中环装备加码垃圾分类市场 厨余垃圾处理器助力“前端减量化”》一文中研究指出抢占“垃圾分类”风口的中环装备继续加码垃圾分类市场。11月5日，中环装备再推垃圾分类相关产品。当天，中环装备在西安总部研发大楼展示了适合大众家庭使用的厨余垃圾处理器。中环装备相关负责人告诉《证券日报》记者，该设备作为“垃圾分类”时代下的湿垃圾处理(本文来源于《证券日报》期刊2019-11-07）
[2]（2018）在《用于前端设备深度学习的AI处理器》一文中研究指出NeuPro系列建立在CEVA于深度神经网络在计算机视觉应用领域的行业领先地位和丰富经验上。数十家客户已经在消费、监控和先进驾驶辅助系统(ADAS)产品中部署了CEVA-XM4和CEVA-XM6视觉平台,与CDNN神经(本文来源于《今日电子》期刊2018年03期）
王静宇[3]（2017）在《多模式可重构模拟前端处理器关键技术研究》一文中研究指出模拟前端芯片是连接模拟世界和数字世界的重要桥梁,被普遍用于工业自动化、数据通信传输、图像处理等电子系统。设计实现针对不同应用的模拟前端电路已经成为了重要的研究课题和方向。在高速数据传输应用中,无线通信技术由于相对较弱的抗干扰能力,其发展遇到了诸多瓶颈。近些年以电力线网络作为传输介质的电力线通信技术在智慧家庭联网和宽带连接通信等应用方面受到了越来越多的关注,由于分布广泛,成本低廉,使用便捷等特点,电力线通信技术已经成为千兆比特数据通信网络中最具竞争力的技术之一。其中具备同时兼容低频带宽和高频带宽电力线通信协议的模拟前端可以有效灵活地满足百兆比特和千兆比特数据率的传输应用,所以研究适应于电力线通信的多模式可重构模拟前端处理器具有重要意义。电力线通信模拟前端属于模数混合集成电路领域,目前国内外研究成果相对较少,主要面临如下挑战:电力线收发端间距不同而导致接收端输入信号能量存在强弱差异,模拟前端-接收器需要具备对宽动态范围输入信号的处理能力;工艺变化、空气氧化带来的线缆等效阻抗偏差将造成发射器输出阻抗匹配困难,导致模拟前端-发射器传输效率降低;在电力线接收器输出端,高速高精度量化要求导致模数转换器功耗和面积较大。本论文基于标准CMOS工艺设计了一款电力线多模式可重构模拟前端处理器。模拟前端处理器由收发器和数据转换器(包括模数转换器和数模转换器)等组成,是整个电力线通信系统中进行信号处理的关键模块,也是宽带电力线通信系统的技术难点之一。本文针对电力线通信协议HomePlugAV2和其他相关HomePlug通信协议,在对噪声系数NF,叁阶交调截点IIP3等系统参数分析优化的基础上,提出包括可重构拓扑结构,可编程输出阻抗功能等诸多创新技术,基于SMIC 0.18μm 3.3V工艺设计实现包括衰减-可编程增益放大器、低噪声放大器、低通滤波器和可编程增益放大器等电路模块的接收通道;包括低通滤波器、可编程增益放大器和具有可编程输出阻抗功能的线缆驱动放大器等电路模块的发送通道。此外,为满足电力线通信接收器信号量化需求,本文基于TSMC 65nm 1.2V工艺,在众多模数转换器结构中选择基于逐次逼近量化原理设计实现模数转换器用于量化接收器输出模拟信号,研究冗余位校准和电容重组技术,采用分段电容阵列结构,有效提高了模数转换器的速度和精度,减少了电容面积。本文完成了电力线通信模拟前端收发器芯片电路设计,仿真,版图设计仿真及芯片测试等工作。测试结果表明接收器通路带宽100MHz,增益范围-26.2~21dB。在最大增益21dB时接收器最小噪声系数NF为20.2dB。在最小增益-26.2d B时接收器最大叁阶交调截点IIP3为36.1dBm。发射器在低频带1.8~30MHz和高频带30~86MHz下分别取得多音功率谱值MTPR为42dB和9.6dB。芯片面积为5.75mm~2,采用双通道设计,芯片功耗分别为160mW(接收器)和350mW(发射器)。另外本文完成12位125MSPS模数转换器芯片电路设计,仿真和版图设计和仿真。芯片版图面积0.156mm~2,功耗5mW,在采样速率125MHz下,模数转换器微分非线性DNL为-0.38~0.23LSB,积分非线性INL为-0.43~0.42LSB。当输入信号频率10.09MHz下,信噪失真比SNDR为72.3dB,无杂散动态范围SFDR为84.1d B,有效位数ENOB为11.72位,功耗优值为12fJ/conv。根据对模拟前端-收发芯片的测试结果和模拟前端-模数转换器的后仿真结果分析可知,本文设计的模拟前端芯片满足设计指标需求,可用于对电力线通信信号的收发处理和量化,相较于已有文献中阐述的电力线通信模拟前端芯片,具有优异的性能。(本文来源于《西安电子科技大学》期刊2017-09-01）
刘炳涛,王达,叶笑春,张浩,范东睿[4]（2016）在《一种缓存数据流信息的处理器前端设计》一文中研究指出为了能够同时发掘程序的线程级并行性和指令级并行性,动态多核技术通过将数个小核重构为一个较强的虚拟核来适应程序多样的需求.通常这种虚拟核性能弱于占有等量芯片资源的原生核,一个重要的原因就是取指、译码和重命名等流水线的前端各阶段具有串行处理的特征较难经重构后协同工作.为解决此问题,提出了新的前端结构——数据流缓存,并给出与之配合的向量重命名机制.数据流缓存利用程序的数据流局部性,存储并重用指令基本块内的数据依赖等信息.处理器核利用数据流缓存能更好地发掘程序的指令级并行性并降低分支预测错误的惩罚,而动态多核技术中的虚拟核通过使用数据流缓存旁路传统的流水线前端各阶段,其前端难协同工作的问题得以解决.对SPEC CPU2006中程序的实验证明了数据流缓存能够以有限代价覆盖大部分程序超过90%的动态指令,然后分析了添加数据流缓存对流水线性能的影响.实验证明,在前端宽度为4条指令、指令窗口容量为512的配置下,采用数据流缓存的虚拟核性能平均提升9.4%,某些程序性能提升高达28%.(本文来源于《计算机研究与发展》期刊2016年06期）
李潇潇,朱艳[5]（2014）在《轨道交通综合监控系统前端处理器接入方案比选》一文中研究指出轨道交通综合监控系统(ISCS)集成互联的系统众多,这些系统一般都通过通信服务器(FEP)接入ISCS。FEP在整个综合监控系统中起到承上启下的作用,本文对FEP前置及FEP后置两种接入方案进行了详细的介绍及对比,最后给出综合监控系统FEP接入方式的建议。(本文来源于《铁路计算机应用》期刊2014年11期）
钟海[6]（2013）在《软件无线电平台中射频前端与信道处理器的设计与实现》一文中研究指出软件无线电平台由于自身开发的灵活性,低成本性和兼容性好等特点,在如今的无线通信领域有了广泛的应用。软件无线电平台的基本思想是将数字信号域尽可能的向射频前端靠,便于数字信号通过可编程器件进行软件层的开发,从而发挥软件开发的灵活优势。软件无线电平台的主要组成部分包括射频前端部分,数模转换部分,数字变频部分,FPGA, DSP, ARM,网口和用户界面等若干部分组成。他们共同构成的基本的通信平台,能够完成基本的通信功能,从而根据兼容的不同的上层系统,完成多种通信系统的开发。本文的工作主要是针对软件无线电平台的射频前端和信道处理器部分,包括对软件无线电平台的射频前端部分,数模转换部分,数字变频部分和FPGA部分进行设计和实现。目的是为软件无线电平台的开发提供一个稳定的,灵活可控的信道处理部分。内容包括了对软件无线电平台的射频前端和信道处理器各部分的电路设计以及FPGA部分的软件开发。在电路设计里进行了性能指标的设计,电路图设计以及PCB板的布局。在FPGA开发部分完成了信号处理的信道部分,包括了跨时钟域部分和控制部分,并且针对信道处理中的正交信号的I/Q不平衡进行估计和补偿进行了研究,并通过在FPGA开发部分中完成了I/Q不平衡的补偿的实现。独立完成了硬件平台的实物的开发和FPGA软件部分的开发,实现了软件无线电平台射频前端和信道处理器的正常工作。(本文来源于《北京邮电大学》期刊2013-12-28）
罗万荣,李朝兵[7]（2013）在《奥本音频处理器在中波发射台数字化前端系统中的应用》一文中研究指出主要介绍中波台数字化前端系统的特点,并结合奥本音频处理器的功能叙述其在数字化前端系统的应用。(本文来源于《西部广播电视》期刊2013年05期）
谢羽威[8]（2012）在《REmus Ⅱ可重构处理器优化任务编译环境前端设计》一文中研究指出粗粒度可重构处理器以优良的结构和出色的性能日益受到广泛的应用，其丰富的运算资源为应用程序高效并发执行提供了可能，但由于缺乏高效的编译技术，严重影响了应用开发效率和处理器运行性能。本文面向REmus II粗粒度可重构处理器硬件架构，实现了一种基于循环优化的任务编译环境前端，通过改进编译流程、精简DFG生成、改进map接口文件生成和后续优化模块的设计，解决了任务编译技术中配置信息量和数据传输开销太大的问题，达到缩短编译时间、降低重构开销、提高可重构系统执行效率的目的。在循环优化的基础上，文本首次提出一种基于模板的程序编译方法，从应用程序中的计算密集型代码出发，定义了程序模板的格式和规范，建立模板开发的设计流程，设计了面向视频图像处理的程序模板库，在此基础上面向程序员设计了基于模板的程序语言标注技术，并最终完成了相应编译环境的构建。本文根据现有的硬件仿真环境，还给出了针对改进后编译器功能的黑盒与白盒测试方法。基于这些方法的测试结果表明，基于循环优化和模板的编译器生成的硬件配置信息功能正确，输出的码流结果正确；与目前编译器的性能比较表明，基于循环优化和模板的REmus II编译环境可以有效提高编译后代码在处理器上的执行效率，其运行时间可缩短约2/3。(本文来源于《上海交通大学》期刊2012-12-01）
张大千,熊天圣[9]（2011）在《前端处理器在综合监控系统的应用及优化》一文中研究指出对前端处理器在轨道交通综合监控系统中的应用进行研究,详细讨论功能需求、数据流向、工作流程以及前端处理器的冗余工作机制。在分析应用现状的基础上,对前端处理器的软硬件可靠性、数据传输性能、冗余方案进行优化研究。(本文来源于《都市快轨交通》期刊2011年06期）
张军委[10]（2011）在《保护系统处理器模件前端总线验证方法的研究》一文中研究指出核安全法规标准明确规定核电站事故工况下执行安全控制功能的核1E级数字化控制系统需要进行验证与确认,为了进一步提高核安全装置的安全性,目前国际原子能机构和国家核安全局对1E级数字化控制系统采用的FPGA/ASIC等复杂电子元件(CEC)新增了验证与确认的要求,认为FPGA/ASIC仍然存在软件的共模故障问题,并不能依据硬件标准进行验证与确认。事实上, CEC与软件又有很大的区别,CEC是软件和硬件强耦合的数字化系统,对于这种软件和硬件强耦合的数字化系统的验证与确认目前还没有公认的方法。论文在参与国家核安全局CEC验证与确认标准制订的基础上,以核电数字化保护系统处理器模件的前端总线为例,探索CEC验证与确认的方法,为核电数字化保护系统工程样机的取证提供技术支持。具体研究工作内容如下:1.参与CEC验证与确认标准的制订。2.分析处理器模件前端总线协议与事务时序,编写前端总线的硬件描述语言程序。3.以IEC62566标准中给出的CEC的验证导则为依据,结合主流的HDL程序验证方法,研究了前端总线接口程序前仿真、后仿真验证,给出了详细仿真波形,并研究了基于断言的验证方法以及覆盖性分析方法,并给出了相应的分析报告。4.以前端总线的FPGA为对象,分析了核电数字化保护系统FPGA的故障模式,建立了可靠性分析的Markov模型,推导故障率λ、修复率μ对可靠性指标的影响,并进行可靠性的定量分析。(本文来源于《上海交通大学》期刊2011-12-01）
前端处理器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
NeuPro系列建立在CEVA于深度神经网络在计算机视觉应用领域的行业领先地位和丰富经验上。数十家客户已经在消费、监控和先进驾驶辅助系统(ADAS)产品中部署了CEVA-XM4和CEVA-XM6视觉平台,与CDNN神经
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
前端处理器论文参考文献
[1].殷高峰.中环装备加码垃圾分类市场厨余垃圾处理器助力“前端减量化”[N].证券日报.2019
[2]..用于前端设备深度学习的AI处理器[J].今日电子.2018
[3].王静宇.多模式可重构模拟前端处理器关键技术研究[D].西安电子科技大学.2017
[4].刘炳涛,王达,叶笑春,张浩,范东睿.一种缓存数据流信息的处理器前端设计[J].计算机研究与发展.2016
[5].李潇潇,朱艳.轨道交通综合监控系统前端处理器接入方案比选[J].铁路计算机应用.2014
[6].钟海.软件无线电平台中射频前端与信道处理器的设计与实现[D].北京邮电大学.2013
[7].罗万荣,李朝兵.奥本音频处理器在中波发射台数字化前端系统中的应用[J].西部广播电视.2013
[8].谢羽威.REmusⅡ可重构处理器优化任务编译环境前端设计[D].上海交通大学.2012
[9].张大千,熊天圣.前端处理器在综合监控系统的应用及优化[J].都市快轨交通.2011
[10].张军委.保护系统处理器模件前端总线验证方法的研究[D].上海交通大学.2011
论文知识图
