导读:本文包含了时钟驱动论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:时钟,突触,驱动程序,门控,谐振器,合成器,相位。
时钟驱动论文文献综述
郭玮,王小波,于冬[1]（2018）在《一种可补偿高频衰减的差分时钟驱动电路》一文中研究指出基于65nm CMOS工艺,提出了一种能将差分时钟信号驱动到传输线上并且能将全摆幅差分时钟信号转换为低摆幅差分时钟信号的驱动电路。该时钟驱动电路改善了传统驱动电路无法补偿传输线的高频衰减且结构复杂的问题。采用Spectre软件对电路进行了仿真验证。仿真结果表明,所有工艺角下,温度在-40℃~125℃、电压在1.08~1.32V范围变化时,该时钟驱动电路可将1GHz工作频率的时钟信号转换为占空比为50%的低摆幅信号,该低摆幅信号在接收端可恢复为所需的轨到轨差分信号。该时钟驱动电路具有较好的高频传输特性。(本文来源于《微电子学》期刊2018年04期）
彭霞,王直杰,韩芳[2]（2018）在《基于虚拟突触-时钟事件混合驱动神经网络系统仿真算法研究》一文中研究指出逼真地仿真大规模生物神经网络系统对于生物神经系统及类脑智能等领域的研究都有重要的意义。本文针对生物神经网络仿真算法的两个重要问题(1)如何提出新的突触电流计算模型,有效降低突触电流计算的资源消耗(实际单个神经元突触数量可达10~4条[1],网络中突触的数量远大于神经元的数量,因此突触电流的计算主导了网络仿真计算的计算量);(2)如何有效增强生物神经网络海量状态之间的计算独立性,增强算法的并行性能。首先,深入分析了突触动力学特性,结合与突触前神经元状态相关的突触状态(如电导系数)的计算特点以及传统突触电流计算模式,提出虚拟突触的概念模型,实现突触电流计算分离机制,避免了传统时钟驱动算法[2]突触电流计算中与突触前神经元状态相关的突触状态变量(如电导系数)的重复计算,降低了网络中突触电流计算的资源消耗;接着,基于虚拟突触概念模型,利用生物神经网络放电特性和普遍现象,提出突触电流计算的共同衰减过程,在实际网络仿真过程中,设计事件驱动机制[3],通过神经元放电事件触发时钟驱动算法中突触电流计算的修正计算过程,提出了一种新的基于虚拟突触-时钟事件混合驱动算法。通过对大规模生物神经网络进行串行和并行仿真实验结果表明,该算法有效减少突触电流计算量,提高大规模生物神经网络并行仿真效率,具有应用范围广、并行性能好、仿真效率高等特点。(本文来源于《第四届全国神经动力学学术会议摘要集》期刊2018-08-06）
陈梦桐,魏丰,杨兵见[3]（2018）在《Linux下PCI同步时钟卡的驱动程序设计》一文中研究指出为了解决在电力系统中存在的故障录波问题;能够向整个电力系统提供高精度的同步时标,统一整个系统的时间,为分析当系统发生故障后的故障发生地点提供有力的依据;为此设计了PCI同步时钟卡,该时钟卡可以接收GPS或者北斗卫星提供的时间信息;上位机采用PCI总线协议与时钟卡获取的数据进行交互;将电力系统发生行波故障时产生的峰值电压作为中断信号,在Linux下当中断信号到来时就读取同步时钟卡的时间信息以此判断故障发生的位置;为此详细介绍了Linux下字符设备开发与中断机制的实现;最后在Linux下编写PCI设备驱动程序,通过实验验证了在中断信号到来时,该设备能够准确的读取GPS或者北斗卫星发出的时间信息并且经过多次测试未发现中断丢失的情况,证明该驱动程序的正确性和可靠性。(本文来源于《计算机测量与控制》期刊2018年01期）
沈德智[4]（2017）在《基于分布式时钟同步的EtherCAT主站通讯驱动实现》一文中研究指出实时工业以太网现场总线由于具有数据传输效率高、传输数据量大、实时性好以及通讯安全可靠等优点,已逐渐替代传统总线广泛地应用到工业现场控制领域中。随着高档数控设备高速高精加工需求的不断提高,本文基于分布式时钟同步方式设计EtherCAT主站通信软件。完成了改善数据在主从站设备之间传输的实时通信性能,提高系统整体同步精度的目标。在EtherCAT周期通讯中帧同步与分布式时钟同步的通讯机制基础上,提出分布式时钟同步的EtherCAT帧时序控制方法,实现提高系统同步精度的目标,从而改善系统周期通讯效果。EtherCAT采用主从模式访问机制,进行数据通信。根据对EtherCAT工业以太网数据结构和种类、寻址方式、帧处理机制、关键技术与主站功能需求的学习研究,加深了对EtherCAT主站通信协议架构及DS401、402协议的理解。本文主要实现了基于分布式时钟同步模式的EtherCAT主站软件设计。利用Linux作为主站软件平台,完成从站从Init态、Pre-op态、Safe-op态以及Op态的状态转化与系统相应配置。最后,设计相关实验对EtherCAT主站软件数据传输的准确性、实时性以及系统同步效果等方面进行检测。实验显示本文设计EtherCAT通讯软件性能良好。(本文来源于《华中科技大学》期刊2017-05-01）
任力争[5]（2016）在《基于数据驱动的时钟门控技术的物理实现》一文中研究指出在高性能微处理器和SoC中,时钟树功耗占总功耗很大比重,时钟门控技术是有效降低时钟树功耗的方法。基于综合的时钟门控技术遗留了大量冗余的时钟脉冲,时钟门控效率低,时钟树功耗优化效果不理想。采用基于数据驱动的时钟门控(Data-driven Clock Gating, DDCG)技术能够有效关断冗余时钟脉冲,提高时钟门控效率,进一步降低时钟树功耗。本文以基于数据驱动的时钟门控技术为研究重点,综合考虑寄存器翻转矢量之间的相关性和每个寄存器的物理位置,实现寄存器群组最优化。本文将寄存器群组过程抽象为最小成本完美匹配(MCPM)问题,采用DDCG寄存器群组算法获取最优化的寄存器群组方式。该算法主要包括叁部分：1) Edmonds算法实现一般图加权最优匹配；2)状态矢量处理算法获取寄存器群组冗余时钟脉冲数量,用以表征寄存器翻转矢量之间的相关性；3)最小覆盖圆算法确定寄存器群组最小覆盖圆直径,用以表征寄存器物理位置的影响。针对传统的DDCG技术面积开销大的问题,本文给出了门控效率排序与筛选、组合式群组和异或逻辑近似等改进方法,实现功耗优化和面积开销的平衡。本文基于SMIC 40nm LOGIC工艺,首先在ISCAS89基准电路上进行了物理实现和仿真实验,并分析了该技术的适用条件,然后以DW8051和Cortex-M3处理器作为案例进行了详细的数据分析和对比。结果表明,与基于综合的时钟门控技术相比,采用改进的DDCG技术时,时钟树功耗分别降低了33.13%和35.34%,总功耗分别降低了20.65%和16.42%,面积分别增加了12.5%和9.67%。与传统的DDCG技术相比,采用改进的DDCG技术时,时钟树功耗分别降低了17.01%和31.92%,总功耗分别降低了14.3%和13.08%,面积分别降低了11.41%和11.74%。(本文来源于《东南大学》期刊2016-06-30）
贾雪绒[6]（2016）在《DRAM中一种延迟时间稳定的时钟树驱动电路》一文中研究指出本文介绍了一个应用于DRAM芯片的延迟时间稳定的时钟树驱动电路。所述的时钟树驱动电路采用一种随电压变化不敏感的驱动电路设计,以保证在驱动电路的供电电压发生过冲或者是有压降时,时钟树驱动电路的延迟时间能够保持相对稳定,从而保证输出数据时序稳定,实现较好的数据输出眼图。(本文来源于《中国新通信》期刊2016年11期）
曲明,高欣,王鑫华[7]（2016）在《高速时钟驱动电路的优化设计》一文中研究指出随着系统电路工作频率的不断提高,在应用中对系统互连和电路间的时钟传输提出了更高的要求。提出了一款基于LVDS(低压差分信号)接口的时钟分路驱动电路,该电路可输出四路时钟信号,工作频率在2 GHz以下,电路采用了0.13μm CMOS工艺,电源电压为3.3 V,内部集成了LDO电路。主要阐述了如何通过内部预加重电路,共模电压稳定电路,占空比调整电路等模块来优化电路的性能,并配合仿真进行了相关的分析。(本文来源于《无线电通信技术》期刊2016年02期）
汪云云[8]（2015）在《可编程时钟振荡器驱动系统》一文中研究指出时钟和时钟振荡器(也称为时钟发生器)几乎在每种智能电路中都会出现，或是现代智能电子产品必不可少的一部分，并且大多数系统具有多于一个时钟的设计。在实际应用中，有可能出现四个、或六个，再或更多的时钟需求应用在设计中，以支持内部电路以及外部J/O和接口。他们建(本文来源于《电子报》期刊2015-11-22）
王吉豪,崔建明[9]（2015）在《嵌入式Linux的时钟语音芯片YF017驱动设计》一文中研究指出将低成本的时钟语音芯片融入到嵌入式Linux系统中,不但可以丰富嵌入式设备的功能,而且可以降低开发成本。本文以ARM架构芯片S3C2440结合Linux2.6.22内核作为实例,开发出语音报时芯片YF017的驱动程序,并写出该驱动程序的上层应用程序。测试结果表明,通过上层应用程序可以准确地调用驱动程序,并使语音芯片发出相应的语音。(本文来源于《单片机与嵌入式系统应用》期刊2015年10期）
黄华华,魏丰,邓林杰[10]（2015）在《PCI同步时钟卡的WDF驱动程序设计》一文中研究指出本文介绍了一种基于WDF模型的PCI同步时钟卡的驱动程序设计。简要介绍了自行研发的PCI同步时钟卡的系统架构及工作原理,分析了WDF模型的框架结构及设备驱动程序设计流程,重点讨论了基于PCI同步时钟卡的WDF驱动程序开发,主要包括中断通知、硬件访问等内容。经测试,该驱动程序具有很好的稳定性和可靠性。(本文来源于《数字技术与应用》期刊2015年05期）
时钟驱动论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
逼真地仿真大规模生物神经网络系统对于生物神经系统及类脑智能等领域的研究都有重要的意义。本文针对生物神经网络仿真算法的两个重要问题(1)如何提出新的突触电流计算模型,有效降低突触电流计算的资源消耗(实际单个神经元突触数量可达10~4条[1],网络中突触的数量远大于神经元的数量,因此突触电流的计算主导了网络仿真计算的计算量);(2)如何有效增强生物神经网络海量状态之间的计算独立性,增强算法的并行性能。首先,深入分析了突触动力学特性,结合与突触前神经元状态相关的突触状态(如电导系数)的计算特点以及传统突触电流计算模式,提出虚拟突触的概念模型,实现突触电流计算分离机制,避免了传统时钟驱动算法[2]突触电流计算中与突触前神经元状态相关的突触状态变量(如电导系数)的重复计算,降低了网络中突触电流计算的资源消耗;接着,基于虚拟突触概念模型,利用生物神经网络放电特性和普遍现象,提出突触电流计算的共同衰减过程,在实际网络仿真过程中,设计事件驱动机制[3],通过神经元放电事件触发时钟驱动算法中突触电流计算的修正计算过程,提出了一种新的基于虚拟突触-时钟事件混合驱动算法。通过对大规模生物神经网络进行串行和并行仿真实验结果表明,该算法有效减少突触电流计算量,提高大规模生物神经网络并行仿真效率,具有应用范围广、并行性能好、仿真效率高等特点。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
时钟驱动论文参考文献
[1].郭玮,王小波,于冬.一种可补偿高频衰减的差分时钟驱动电路[J].微电子学.2018
[2].彭霞,王直杰,韩芳.基于虚拟突触-时钟事件混合驱动神经网络系统仿真算法研究[C].第四届全国神经动力学学术会议摘要集.2018
[3].陈梦桐,魏丰,杨兵见.Linux下PCI同步时钟卡的驱动程序设计[J].计算机测量与控制.2018
[4].沈德智.基于分布式时钟同步的EtherCAT主站通讯驱动实现[D].华中科技大学.2017
[5].任力争.基于数据驱动的时钟门控技术的物理实现[D].东南大学.2016
[6].贾雪绒.DRAM中一种延迟时间稳定的时钟树驱动电路[J].中国新通信.2016
[7].曲明,高欣,王鑫华.高速时钟驱动电路的优化设计[J].无线电通信技术.2016
[8].汪云云.可编程时钟振荡器驱动系统[N].电子报.2015
[9].王吉豪,崔建明.嵌入式Linux的时钟语音芯片YF017驱动设计[J].单片机与嵌入式系统应用.2015
[10].黄华华,魏丰,邓林杰.PCI同步时钟卡的WDF驱动程序设计[J].数字技术与应用.2015
论文知识图
