栅漏电容论文_陈晓培

导读:本文包含了栅漏电容论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:沟槽,功率,极板,深度,场效应管,论文,SOI。

栅漏电容论文文献综述

陈晓培^[1]（2012）在《20V N-沟道UMOS的设计及其栅漏电容的优化》一文中研究指出电子产业的迅猛发展在为功率金属氧化物半导体场效应管(Power MOSFET)带来更广阔应用市场的同时,也对功率MOSFET产品提出了更高的要求。而面向消费电子的低压沟槽金属氧化物半导体场效应管(Trench MOSFET,通常称为UMOS)为了满足市场的需求,在保证耐压的前提下,不断降低导通电阻与寄生电容特别是栅漏电容。本文选取了UMOS的沟槽深度、源极沟槽式接触孔的尺寸、沟槽底部栅氧化层厚度为研究目标,最终完成20V N沟道UMOS的设计及对其栅漏电容的优化。本文首先研究栅极沟槽深度的变化对UMOS的主要参数的影响。仿真时假设源极沟槽接触的宽度为0.3gmm,深度为0.4gm,沟槽底部栅氧化层厚度为200A。仿真表明沟槽深度的增加使UMOS的漏源击穿电压(Breakdown Voltage, BV)降低、导通电阻减小、栅漏电容增加。本文击穿电压的设计目标为20V,而实际击穿电压必须有一定的容限,根据仿真结果选定UMOS的沟槽深度为1.3μm,得到击穿电压为21.48V,特征导通电阻在VGS=4.5V时为11.03mΩ·mm2,栅漏电容在VGS=10.5V时为9.17E-02fF。源极采用沟槽式接触可以使器件摆脱接触对元胞尺寸的限制,同时抑制寄生叁极管的开启,且能改变电流路径使器件的击穿点发生转移。本文研究了沟槽式接触宽度与深度的变化对UMOS性能的影响。为了保证取得较低的导通电阻,根据仿真结果,本设计的源极接触孔最终宽度与深度分别为0.3μm与0.6μmm,得到的击穿电压为21.48V,特征导通电阻在VGS=4.5V时为11.02Ω·mm2,栅漏电容为8.97E-02fF。为了实现栅漏电容优化,本文研究了沟槽底部氧化层厚度对器件主要性能的影响。仿真结果表明沟槽底部栅氧化层厚度的增加使导通电阻增加、击穿电压升高、栅漏电容减小,但击穿电压的升高与栅漏电容的减小并不是无限度的。当沟槽底部栅氧化层达到一定厚度时,击穿电压与栅漏电容基本上保持不变。结合上述研究给出了两种优化栅漏电容的方法：一是只增加UMOS的沟槽深度与沟槽底部栅氧化层的厚度,利用沟槽底部栅氧化层厚度提升击穿电压与减小栅漏电容,利用增加沟槽深度降低导通电阻。仿真得出当沟槽深度为1.7gm,沟槽底部栅氧化层厚度为320.1nm时,栅漏电容减小了14.1%,其它参数基本不变；二是通过增加沟槽底部栅氧化层厚度提升器件耐压,通过增加外延层掺杂浓度减小导通电阻,其它条件不变,从而实现栅漏电容的降低。当沟槽深度为1.7μm,沟槽底部栅氧化层厚度为420.1nm,外延层浓度为(6.54E+16)cm-3时,栅漏电容减小了22.3%,其它参数基本上不变。而且这两种优化方法不需要增加额外的掩膜,因此不会增加成本。(本文来源于《西南交通大学》期刊2012-05-01）

张志伟,高珊,陈军宁,罗扣^[2]（2012）在《基于LDMOS栅漏电容特性的研究》一文中研究指出此处主要对LDMOS栅漏电容(CGD)进行分析与计算,并借助二维器件模拟软件MEDICI模拟并分析了栅漏电容与漏源电压的关系,通过计算得到的数据与软件模拟结果的对比。研究了场极板长度、场氧化层厚度、P阱注入剂量,漂移区浓度4个结构工艺参数对栅漏电容的影响。(本文来源于《电力电子技术》期刊2012年03期）

张健亮^[3]（2009）在《功率沟槽MOSFET的开关速度和栅漏电容C_（gd）的优化设计和研究》一文中研究指出随着市场对于更高效的电源供给器件和更耐久供电的电源电子器件的需求日益增长,如何提高电源管理系统效率的研究成为十分重要的课题之一。面对这样的需求,在电源管理系统中经常使用的功率MOSFET就需要做到更低的导通损耗和开关损耗。高密度功率MOSFET在DCDC变换器里面得到了广泛应用。在同步DCDC变换器中,功率MOSFET主要的开关损耗来自于反向恢复过程。本文第一个目的就是降低同步DCDC变换器中低端MOSFET损耗。通常大家采用与功率MOSFET并联一个Schottky二极管来实现这一目的。在第叁章中,我们提出在器件功率MOSFET沟槽接触孔的底部来形成Schottky接触达到相同的目的。这个新结构的反向恢复电荷比普通功率MOSFET减少70%,减少了开关延迟,降低了功耗,提高了开关效率1%,同时比整合了Schottky的平面接触式功率MOSFET面积减少17%,提高了集成度。在功率MOSFET的高频应用中,无论是导通和开关损耗都要尽可能降低。这需要减小功率单元尺寸的同时降低导通电阻,也要降低器件的栅漏电容Cgd,栅漏电容是开关损耗和高频应用过程中最重要的一个指标。本文的第二个目的是介绍了如何制造一个分离栅的器件,其中分离栅的作用就是降低栅漏电容Cgd。本文第四章中对于这个由我们设计制造的分离栅的器件在不同结构尺寸下做了分析,并将优化的结构与普通的沟槽MOSFET作比较,降低了栅漏电容Cgd82%。本文提出的新结构均使用0.25um的工艺验证并已经量产满足市场要求。(本文来源于《复旦大学》期刊2009-10-28）

俞军军,孙伟锋,易扬波,李海松,陆生礼^[4]（2005）在《SOI LDMOS栅漏电容特性的研究》一文中研究指出借助软件,模拟并研究了SOILDMOS栅漏电容Cgd与栅源电压Vgs和漏源电压Vds的关系;研究了栅氧化层厚度,漂移区注入剂量,P阱注入剂量,SOI厚度,场板长度等五个结构工艺参数对Cgd的影响;提出了减小SOILDMOS栅漏电容Cgd的各参数调节方法。(本文来源于《微电子学》期刊2005年04期）

栅漏电容论文开题报告

（1）论文研究背景及目的

此处内容要求：

首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。

写法范例：

此处主要对LDMOS栅漏电容(CGD)进行分析与计算,并借助二维器件模拟软件MEDICI模拟并分析了栅漏电容与漏源电压的关系,通过计算得到的数据与软件模拟结果的对比。研究了场极板长度、场氧化层厚度、P阱注入剂量,漂移区浓度4个结构工艺参数对栅漏电容的影响。

（2）本文研究方法

调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。

观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。

实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。

文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。

实证研究法：依据现有的科学理论和实践的需要提出设计。

定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。

定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。

跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。

功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。

模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。

栅漏电容论文参考文献

[1].陈晓培.20VN-沟道UMOS的设计及其栅漏电容的优化[D].西南交通大学.2012

[2].张志伟,高珊,陈军宁,罗扣.基于LDMOS栅漏电容特性的研究[J].电力电子技术.2012

[3].张健亮.功率沟槽MOSFET的开关速度和栅漏电容C_（gd）的优化设计和研究[D].复旦大学.2009

[4].俞军军,孙伟锋,易扬波,李海松,陆生礼.SOILDMOS栅漏电容特性的研究[J].微电子学.2005

论文知识图

标签：沟槽论文;  功率论文;  极板论文;  深度论文;  场效应管论文;  论文论文;  SOI论文;