导读:本文包含了高速数据采集卡论文开题报告文献综述及选题提纲参考文献，主要关键词:高速数据采集,双通道,ADC,FPGA
高速数据采集卡论文文献综述
刘鸣,孙秀男,梁昊[1]（2019）在《双通道5 GS/s高速数据采集卡设计》一文中研究指出针对高频信号采集有着高采样率高精度的要求,提出了一种双通道5 GS/s高速数据采集卡的设计方案。采集卡使用两片10位5 GS/s的ADC进行双通道采样,采用两片FPGA作为数据采集子板和数据处理母板的控制核心,并利用DDR3存储器及千兆以太网实现数据的存储上传功能。重点研究了基于低抖动高速时钟的ADC高速采样的硬件设计和ADC输出高速数字信号的接收缓存FPGA逻辑。最后对采集卡进行了性能测试,测试结果表明在双通道5 GS/s模式下,两片ADC的静态性能与动态性能良好,有效位达到8. 0以上。(本文来源于《信息技术与网络安全》期刊2019年06期）
刘鸣[2]（2019）在《多通道Gsps级高速数据采集卡设计》一文中研究指出随着信息技术的发展,模拟信号的频率带宽越来越高,而在现代电子信息领域中,如雷达、声呐、核探测器等仪器输出的高频信号,其频率一般高达百MHz乃至GHz,对于这些高频信号的采集需要更高的采样率和更高的精确度。本文设计了一种多通道Gsps级高速数据采集卡的实现方案。数据采集卡采用10位5Gsps的TIADC进行多通道采样,使用扩展性极强的FMC接口设计成子母板结构,采用FPGA作为逻辑控制核心,利用DDR3存储器及千兆以太网实现了数据的存储上传功能。数据采集子板设计了两套方案:一种采用单片ADC实现四通道可选输入,四通道采样率达到1.25Gsps,单通道采样率达到5Gsps;一种采用两片ADC实现双通道可选输入,主要实现双通道5Gsps的采样功能,并尝试将两片ADC进行交错采样来验证单通道1OGsps的设计方案。本文围绕高速TIADC芯片重点设计了两套数据采集子板的模拟信号调理、ADC高速采样、低抖动(<150fs)高速采样时钟、高速同步电路等硬件模块,围绕FPGA设计了数据处理母板的DDR3存储、千兆以太网传输接口等硬件模块。针对ADC高速采样利用内嵌有IODELAY可调延迟单元的串并转换器ISERDES,设计了基于源同步的高速数据接收FPGA逻辑。对于单ADC数据采集卡只有母板上的一片FPGA,其内部逻辑还包括时钟芯片和ADC芯片的SPI配置、数据整合与触发控制、DDR3接口控制和千兆以太网接口控制等模块。对于双ADC数据采集卡,子板和母板上各有一片FPGA,因此部分逻辑模块迁移到子板FPGA,还加入了BRAM来进行100Gbps的高速数据缓存,并实现了两片FPGA之间的数据传输。论文最后对数据采集卡进行了性能测试,编写了上位机软件和MATLAB处理程序作为测试平台,在校正ADC通道失配误差后测试了其性能参数。测试结果表明两套ADC采集子板的静态性能和动态性能都表现良好:单ADC采集子板在单通道5Gsps模式下,有效位ENOB的典型值达到8.56(100MHz);双ADC采集子板在双通道5Gsps模式下,有效位ENOB的典型值达到8.01(100MHz)。本文主要完成的工作和创新点有:(1)设计了两套多通道Gsps级高速数据采集卡的硬件方案。围绕10位5Gsps高速TIADC芯片,重点研究了模拟信号调理、ADC高速采样、低抖动(<150fs)高速采样时钟、高速同步电路等模块。(2)完成了ADC高速数据的接收缓存、存储上传的FPGA逻辑设计。在完成时钟芯片和ADC芯片的SPI配置的基础上,利用内嵌有IODELAY可调延迟单元的串并转换器ISERDES设计了基于源同步的高速数据接收模块,并利用片内BRAM实现了100Gbps超高数据速率的实时缓存。(3)设计了上位机测试平台并完成了ADC性能测试。编写了上位机软件和MATLAB处理程序作为测试平台进行测试,结果表明两套数据采集子板的静态性能和动态性能都表现良好,有效位ENOB的典型值分别达到8.56和8.01。(本文来源于《中国科学技术大学》期刊2019-05-01）
李亚南,吴建斌,谢桂辉,袁林锋[3]（2018）在《一种PCIe 3.0高速数据采集卡驱动及上位机软件的实现》一文中研究指出信息化条件下的联合一体化战争中,实时采集到的海量数据对上位机和采集卡间的数据传输速率提出了更高的要求。为解决采集卡与上位机之间的海量数据传输问题,结合Arria 10GX1150器件,实现了一种基于PCIe 3.0的驱动与上位机软件的开发方案。对使用WinDriver开发设备驱动和DMA传输方法进行了介绍,并设计和实现了一种使用乒乓操作优化DMA传输链路的方法。实验结果表明,在PCIe 3.0链路下,数据采集速度可达到200 MB/s,而且稳定高效,能够满足高速数据采集要求。(本文来源于《电子测量技术》期刊2018年07期）
薛震南,李泮麟[4]（2017）在《基于PCI和光纤接口的高速数据采集卡》一文中研究指出设计了一种基于可编程逻辑阵列(FPGA)、PCI总线和光纤接口的高速数据采集卡。计算机通过PCI总线向FPGA发送命令,FPGA根据计算机发送的命令采集雷达数据并进行处理,然后将处理结果存储在SRAM中,并可根据计算机指令通过PCI总线将SRAM中存储的处理结果传给计算机处理。此采集卡具有良好的兼容性和可扩展性,文章详细介绍该系统的工作原理及设计流程。(本文来源于《中国造船工程学会电子技术学术委员会2017年装备技术发展论坛论文集》期刊2017-10-20）
方献更[5]（2017）在《基于PCI Express总线超声波探伤系统高速数据采集卡设计》一文中研究指出目前,在检测高速列车关键零部件是否存在危害性的疲劳损伤及裂纹方面,超声波无损探伤技术获得广泛的运用。传统的模拟式超声检测系统由于存在检测精度低、误差大、数据无法存储等一些列的缺点,故无法满足实际的运用需求。另外,目前市场上的数字式超声波检测系统采样率偏低、采样长度偏小,只能用在频率较低频段的超声波信号检测上,检测的精度无法得到保证。随着FPGA(现场可编程门阵列)技术在高速信号处理领域运用的普及,为更加精确和自动化的数字式超声探伤系统的研制提供了方向。本文设计了一种基于PCI Express总线的高速数据采集卡,可用于采集超声波回波信号,为机车超声探伤系统研发提供硬件平台支撑。本文首先简单介绍了超声波探伤的原理,然后分析了影响高速数据采集卡性能的最关键的几个技术,包括高速信号的采集、缓存和传输。最终确定采用ADI(亚德诺半导体)高速模数转换器芯片AD9218实现对超声波回波信号的采集;采用第叁代高速缓存技术DDR3 SDRAM实现了对高速数据的缓存;采用了FIR滤波器对信号进行了滤波处理;采用PCI Express高速串行总线将采集的数据传输到PC机的系统存储器。整个系统逻辑设计是在FPGA上用硬件描述语言VerilogHDL实现,FPGA芯片选用Xilinx生产的内嵌DDR3SDRAM的MIG硬核控制器和PCI Express总线端点IP核Virtex-6系列芯片。本设计和PCI Express总线驱动相结合,成功实现了将AD采集的信号通过PCI Express总线用DMA的方式将数据传输到PC的主存储器中。论文在最后首先对DMA读/写的性能和中断模式进行了测试,给出了不同传输尺寸的条件下DMA读/写的速率值。然后对系统整体进行了测试,结果验证了整个数据采集卡性能的稳定性和正确性,从而能够满足对超声波回波信号的采集的需求。(本文来源于《西安工程大学》期刊2017-05-19）
王哲[6]（2017）在《基于FPGA的高速数据采集卡的设计》一文中研究指出在北斗导航系统中,基于软件无线电思想设计的软件导航接收机包括硬件前端、中频信号处理、导航解算。经大气传播的导航卫星信号到达接收机天线,由射频前端对它进行放大、下变频、滤波、采样、量化处理后,得到数字中频信号。当导航卫星信号经过下变频、滤波之后,再对其进行采样、量化,得到一个高速的数字信号,为了便于采集导航中频信号以作为基带处理芯片的输入,需要一个高速的数据采集卡完成数据的采集工作。因此,一个高速的数字信号存储模块就是完成导航中频信号采集必不可少的一部分。本文利用缓存、串并转换实现数据降速,然后采用低速设备完成高速数据的存储工作。整体分为两个模块,数据分流存储模块和数据整合模块。数据分流存储模块是通过借助缓存实现数据的存储;数据整合模块是将在数据存储时打乱的数据整合到一起。固态硬盘的成本比较高,所以论文选择用SD卡作为数据存储单元。SD卡作为一种基于半导体快闪存储器的新一代存储设备,被广泛应用于便携式设备之中。但是由于SD卡的存储速度达不到使用要求,因此本文设计了以下方案来完成数据的存储工作。论文通过串并转换的方式以完成利用低速设备存储高速数据工作,具有非常好的便携性。本论文通过借助缓存降低数据速度:首先利用乒乓操作对一组高速串行的数字信号进行串并转换,实现降速功能。然后进行多路数据的存储。本论文选用4bit-SD总线模式实现数据的存储过程,即将降速后的数据存储到多个SD卡中。在数据降速过程中,一路串行数据被分成了多路并行数据,原来数据的排列方式被打乱,后期需要将数据恢复成原来的排列方式,将多路数据整合成最初一路串行数据:依次从多个卡中读取数据,实现数据的并串转换,最终得到一路串行的数据,然后以较低的速度存储到一个卡中,完成数据的存储和整合过程。后期的并串转换是在数据采集完成后,因而有充足的时间进行数据的多路合并,对合并后的数据速率要求也较低。本文的设计使用verilog HDL编写了 RTL级代码,选用Mentor Graphics公司的Modelsim10.0作为仿真工具,进行功能仿真。在硬件验证阶段,选用ALTERA公司的DE2开发板,其中FPGA芯片型号为Cyclone ii-EP2C35F672C6N。经过硬件验证,单卡的数据读写速率能达到49Mb/s,当选用4张SD卡来完成数据的存储时,存储速率可达到200Mb/s,可以满足数据存储速度的要求。(本文来源于《山东大学》期刊2017-04-25）
陶跃进[7]（2016）在《高速高精度数据采集卡的设计与实现》一文中研究指出设计了一个以FPGA芯片EP3C120F780为控制核心的高速高精度采集卡,实现了对1MHz-80MHz频率信号的精确采集,并能实时地将数据处理后通过千兆以太网送给上位机。整个系统包括了电源管理、信号预处理、信号转换、数据存储、数据传输和主控制等六个部分。整个系统大部分采用了现代高端产品与技术,能够很直接、实时地对数据进行转换和传输,因此在工业生产和高校科研方面有比较广泛的应用。(本文来源于《电子技术》期刊2016年07期）
[8]（2016）在《是德科技推出增强型FFT应用的12位PCIe高速数据采集卡》一文中研究指出直流至高达1.4 GHz带宽,谱线分辨率为97 kHz2016年4月29日,是德科技公司(NYSE:KEYS)日前推出经过增强的FFT选件版本,现已在U5303A PCIe 12位高速数据采集卡上提供。这个板卡拥有两个通道和从1 GS/s到3.2 GS/s的采样率。此卡专为需要进行频域信号处理的天文学、物理学应用和环境测量而设计,使测试人员能够观察到以前的仪器无法观测到的现象,无论是线性度、动态范围还是无杂散动态范围(SFDR)测量都得到了显着改善。此选件能够以最大采样率执(本文来源于《计算机测量与控制》期刊2016年05期）
李骞[9]（2016）在《基于高性能FPGA的高速数据采集卡设计》一文中研究指出随着电子信息技术的飞速发展,高速数据采集处理技术广泛应用于水声声纳、雷达、无线通信、信号处理等领域。高速数据采集系统正向着高采集速度、快速大量存储等方向发展,并配备功能齐全的配套软件及界面。近些年来,FPGA (现场可编程门阵列)在并行处理能力、高速信号处理能力等方面的优点使得其在高速数据采集领域受到广泛关注。另外,FPGA的设计灵活性、丰富的可扩展接口使得基于FPGA的高速数据采集系统成为必然的发展趋势。本设计基于FPGA完成高速数据采集系统设计,该系统可实现高速数据采集、信号处理和存储,并且具备显示界面和高速信号源功能。核心处理器采用的是高性能Cyclone V SoC FPGA,以满足各个模块高速稳定运行。根据方案设计指标合理的选用外围芯片和电路,利用Cadence软件完成原理图的设计,编写各模块的驱动逻辑并构建Nios Ⅱ系统,并从总体设计构想到各模块的具体实现都做了详细介绍。本设计的模数和数模转换模块采用的是支持高速信号传输的HSMC插口,并采用LVDS (低电压差分信号)信号作为传输信号;数据存储模块采用DDR3 SDRAM高速存储器;并使用VGA显示器作为显示终端。本设计的主要研究内容为:首先,介绍了高速数据采集卡的硬件平台,主要包括FPGA子板、ADC子板、DAC子板和DSP子板。FPGA子板是整个系统的设计核心,本论文对其设计原理以及思路作了详细的介绍,包括供电电路、时钟电路、存储电路以及各接口等。本文然后对ADC子板和DAC子板作了介绍。其次,在硬件平台的基础上进行驱动逻辑的设计和构建Nios Ⅱ系统平台。驱动逻辑包括模数、数模转换逻辑、VGA和uPP接口逻辑。随后详细介绍了高速信号传输逻辑的设计思路以及高速信号的时序约束。SOPC (可编程片上系统)系统主要包括Nios Ⅱ最小系统和高速数据存储模块,主要实现了基于DDR3 SDRAM的高速数据存储。然后在Qsys集成工具下进行HPS与FPGA的通信软件设计。最后,在各个功能模块完成调试验证后,通过对整个系统联调测试验证了设计方案的正确性和系统的稳定性,并且性能指标达到了预期设计的要求。(本文来源于《哈尔滨工程大学》期刊2016-03-03）
时伟[10]（2015）在《基于FPGA的高速数据采集卡的研究与设计》一文中研究指出电力线通信技术作为一种以电力线网络作为载体的通信方式,发展前景广阔,但噪声干扰等因素极大的影响电力线通信质量。所以对实际的电力线信道的噪声信号进行采集,并在实验室环境下进行测试和评估,对电力线通信系统的研究具有重要意义。电力线通信中噪声特性参数变化非常迅速,对这些变化量进行监视和测量,就需要较高采样速率的数据采集系统。除此之外,高速数据采集系统在许多领域都发挥着重要作用。近年来,FPGA技术在数据采集领域得到了广泛的应用。基于FPGA的高速实时数据采集处理系统对于实现电力线信道噪声采集提供了良好的平台。FPGA众多的资源、灵活的配置与设计方法、丰富的IP核,为采集系统设计提供了便利,高集成化的转换芯片为数据采集提供了坚实的基础。本论文完成了FPGA与ADC、DAC等主要芯片的选型,通过EDA软件完成了主板卡与采集子卡的各个电路模块的电路原理图设计、通过相关阻抗匹配分析、采用LVDS差分信号线进行数据通信,基于信号完整性完成PCB的绘制,通过基于DMA模式的PCI-E总线实现上位机与FPGA的通信,利用采集系统,实现了A/D采样数据并存储处理,实现了D/A模块模拟信号还原。相关功能模块运行良好,验证了设计的可行性。(本文来源于《西安电子科技大学》期刊2015-11-01）
高速数据采集卡论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
随着信息技术的发展,模拟信号的频率带宽越来越高,而在现代电子信息领域中,如雷达、声呐、核探测器等仪器输出的高频信号,其频率一般高达百MHz乃至GHz,对于这些高频信号的采集需要更高的采样率和更高的精确度。本文设计了一种多通道Gsps级高速数据采集卡的实现方案。数据采集卡采用10位5Gsps的TIADC进行多通道采样,使用扩展性极强的FMC接口设计成子母板结构,采用FPGA作为逻辑控制核心,利用DDR3存储器及千兆以太网实现了数据的存储上传功能。数据采集子板设计了两套方案:一种采用单片ADC实现四通道可选输入,四通道采样率达到1.25Gsps,单通道采样率达到5Gsps;一种采用两片ADC实现双通道可选输入,主要实现双通道5Gsps的采样功能,并尝试将两片ADC进行交错采样来验证单通道1OGsps的设计方案。本文围绕高速TIADC芯片重点设计了两套数据采集子板的模拟信号调理、ADC高速采样、低抖动(<150fs)高速采样时钟、高速同步电路等硬件模块,围绕FPGA设计了数据处理母板的DDR3存储、千兆以太网传输接口等硬件模块。针对ADC高速采样利用内嵌有IODELAY可调延迟单元的串并转换器ISERDES,设计了基于源同步的高速数据接收FPGA逻辑。对于单ADC数据采集卡只有母板上的一片FPGA,其内部逻辑还包括时钟芯片和ADC芯片的SPI配置、数据整合与触发控制、DDR3接口控制和千兆以太网接口控制等模块。对于双ADC数据采集卡,子板和母板上各有一片FPGA,因此部分逻辑模块迁移到子板FPGA,还加入了BRAM来进行100Gbps的高速数据缓存,并实现了两片FPGA之间的数据传输。论文最后对数据采集卡进行了性能测试,编写了上位机软件和MATLAB处理程序作为测试平台,在校正ADC通道失配误差后测试了其性能参数。测试结果表明两套ADC采集子板的静态性能和动态性能都表现良好:单ADC采集子板在单通道5Gsps模式下,有效位ENOB的典型值达到8.56(100MHz);双ADC采集子板在双通道5Gsps模式下,有效位ENOB的典型值达到8.01(100MHz)。本文主要完成的工作和创新点有:(1)设计了两套多通道Gsps级高速数据采集卡的硬件方案。围绕10位5Gsps高速TIADC芯片,重点研究了模拟信号调理、ADC高速采样、低抖动(<150fs)高速采样时钟、高速同步电路等模块。(2)完成了ADC高速数据的接收缓存、存储上传的FPGA逻辑设计。在完成时钟芯片和ADC芯片的SPI配置的基础上,利用内嵌有IODELAY可调延迟单元的串并转换器ISERDES设计了基于源同步的高速数据接收模块,并利用片内BRAM实现了100Gbps超高数据速率的实时缓存。(3)设计了上位机测试平台并完成了ADC性能测试。编写了上位机软件和MATLAB处理程序作为测试平台进行测试,结果表明两套数据采集子板的静态性能和动态性能都表现良好,有效位ENOB的典型值分别达到8.56和8.01。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
高速数据采集卡论文参考文献
[1].刘鸣,孙秀男,梁昊.双通道5GS/s高速数据采集卡设计[J].信息技术与网络安全.2019
[2].刘鸣.多通道Gsps级高速数据采集卡设计[D].中国科学技术大学.2019
[3].李亚南,吴建斌,谢桂辉,袁林锋.一种PCIe3.0高速数据采集卡驱动及上位机软件的实现[J].电子测量技术.2018
[4].薛震南,李泮麟.基于PCI和光纤接口的高速数据采集卡[C].中国造船工程学会电子技术学术委员会2017年装备技术发展论坛论文集.2017
[5].方献更.基于PCIExpress总线超声波探伤系统高速数据采集卡设计[D].西安工程大学.2017
[6].王哲.基于FPGA的高速数据采集卡的设计[D].山东大学.2017
[7].陶跃进.高速高精度数据采集卡的设计与实现[J].电子技术.2016
[8]..是德科技推出增强型FFT应用的12位PCIe高速数据采集卡[J].计算机测量与控制.2016
[9].李骞.基于高性能FPGA的高速数据采集卡设计[D].哈尔滨工程大学.2016
[10].时伟.基于FPGA的高速数据采集卡的研究与设计[D].西安电子科技大学.2015