一、基于单片收发器的DSP无线串行通信设计（论文文献综述）
吕文强[1]（2021）在《基于FPGA SRIO的存储器地面测试台的设计与实现》文中进行了进一步梳理随着飞行器上采编器采集、存储的数据量越来越大,海量的数据需在采编器与地面测试设备之间传输,研制性能更强的高数据传输速率的地面测试设备对飞行器测试系统有着重要的意义。本文设计介绍了一种基于FPGA SRIO的存储器地面测试台,具有4对SRIO数据收发接口,每路接口数据传输速率可达2.5Gbps,能够同时实现对四套采编器的测试。为提高了存储器地面测试台的兼容性以及可拓展性,在使用标准的4U、19寸的CPCI机箱的基础上,将整体设计按功能不同划分为电源卡、数字量卡、主控卡三种CPCI板卡。本文首先介绍了课题研究背景和地面测试设备与SRIO技术的发展现状,通过对整体功能需求的分析,确定了测试台的整体设计方案,并对各块CPCI板卡的具体功能进行划分。其次,对各板卡的核心硬件电路设计进行了详细的分析介绍。之后,本文对存储器地面测试台设计中的关键逻辑设计部分进行详细的分析介绍,在FPGA SRIO IP核的基础上实现了单块FPGA芯片同时驱动4对SRIO收发接口的数据传输功能。针对实时采样数据传输速率较高,板上FLASH芯片接收速率较低的问题,采用DDR2 SDRAM作为数据缓存器,将接收的数据先写入DDR2 SDRAM芯片进行缓存,然后在发送周期的空闲时间将数据读出并匹配FLASH的接收速率。为了简化对DDR2 SDRAM的操作,使用了FPGA的DDR2 IP核,实现了在250MHz时钟下对DDR2 SDRAM的读写操作。在设计完成后,本文先对测试台的主要逻辑功能进行了软件仿真,最后搭建系统测试平台对整体功能进行测试,经多次试验与测试,所设计的各块板卡工作正常,数据链路传输正常,系统稳定可靠,完成了测试台的设计目标。
王米换[2]（2020）在《全站仪无线数据传输系统的设计与实现》文中研究表明全站仪在实际工程测量如道路、桥梁、房屋建筑等行业中具有十分重要的作用,而如何通过现有的技术手段智能化地获取并实时地传输、处理全站仪数据是一个重要的研究方向。本课题将nRF905作为通信方式,充分利用部署方便、灵活的网络技术,设计并实现全站仪无线数据传输和上位机三维测量系统软件处理以及电子塔尺显示的组合,开发全站仪无线数据传输系统。全站仪无线数据传输系统主要实现全站仪数据通过无线通信方式传输至上位机,处理并最终在电子塔尺端显示。该系统由全站仪端外部辅助传送器、上位机端外部辅助传送器、三维测量系统和电子塔尺四部分组成。首先各部分选取DSP作为控制核心,以此设计了全站仪数据控制、传输、显示等硬件。之后通过电路图设计、制板、焊接,实现了硬件设计。选用C语言作为编程语言,根据nRF905无线模块的通信协议,DSP核心控制器对nRF905无线模块进行软件配置,完成了通信软件的设计。在VB开发软件中,使用模块化的思想设计了上位机三维测量系统软件。对三维测量系统软件需求分析后,对其进行了整体构思、模块划分和程序编写。上位机三维测量系统可以完成全站仪数据实时接收、道路曲线数据上传、数据的解算处理等功能。外部辅助传送器与上位机通信时,为提高传输质量,使用了自动通信模式。最终进行系统测试。数据采集、传输至上位机显示测试中,数据准确上传,表明数据在120米的范围内传输正确率为100%。整个系统在西安市高新区科技四路和七路进行了测试。全站仪无线数据传输系统建立了 nRF905无线传输网路,放样数据在电子塔尺端显示,确定放样点,表明整个系统达到了要求。故无线数据传输系统稳定,达到了数据传输实时、精确的指标和要求,适合道路、桥梁、房屋等工程的精确测量,对类似的测量系统有一定的参考价值。
李谦平[3]（2020）在《基于软件无线电的连续波雷达实验平台设计》文中研究表明软件无线电技术采用软件编程来实现无线收发系统的各项功能。连续波雷达通过发射连续波信号,利用接收到的回波信号时差、频差来获取目标速度、距离等信息。论文研究基于软件无线电的连续波雷达实验平台设计,通过合理系统构架和软件设计,利用该系统完成对连续波雷达的信号产生、发射、接收、中频实时数字信号处理、测距、测速等模拟和应用。论文首先研究了软件无线电的技术体系,从软件无线电的系统结构入手,研究了和软件无线电技术相关的网络技术、射频架构、处理器架构、软件开发环境。在此基础上对软件无线电连续波雷达系统的结构和参数进行分析和建模。分析系统的基本结构,设计系统的信号发射模型,选择系统的工作方式和信号参数。其次,对软件无线电连续波雷达系统进行计算和仿真。计算部分完成对调频连续波雷达的研究计算,包含其工作原理的研究,以及距离、分辨率等参数的计算。在此基础上完成系统整体功能的模拟,包括对发射波信号和目标回波进行模拟,及雷达信号处理算法模拟仿真。然后,基于集成射频收发芯片AD9361和ZYNQ,设计软件无线电连续波雷达系统硬件部分。包括AD9361的数据接口和控制接口,与天线连接的发射和接收部分,以及时钟和供电相关电路完成硬件系统设计。ZYNQ硬件部分包括DDR3、SPI flash、SD卡等存储相关模块,和串口相关的UART、JTAG等电路。并且已经完成的硬件系统上,实现雷达系统的软件部分,完成整个连续波雷达系统的设计。软件部分包括ZYNQ软件设计和驱动程序开发,ZYNQ软件设计具体分为HDL程序设计和Linux系统移植,驱动程序开发分为libiio基本模块和AD9361 IIO数据传输。最后,对软件无线电连续波雷达系统进行调试与验证测试。测试连续波雷达系统的收发通道和信号处理模块,进行连续波雷达测距实验,验证软件无线电连续波雷达系统的性能。论文主要成果包括软件无线电技术、连续波雷达技术、数字信号处理技术、电子系统设计技术、嵌入式技术等的综合应用。
刘春江[4]（2020）在《基于国产芯片的列车数字控制系统设计》文中认为随着我国高速铁路事业的蓬勃发展,我国铁路机车拥有量快速增长。列车数字控制系统是动车组和地铁车辆电力牵引系统的核心控制部件,负责牵引变流器和列车其他电气执行部件的控制任务,并具备通信、监测、故障保护等重要功能。但其目前的国产化程度较低,且多采用国外芯片进行设计和研制,容易受到国外企业在产品供应和技术支持上的限制,带来“卡脖子”风险。本文通过深度调研国产芯片目前的设计、研制、生产、测试和应用情况,确定了列车数字控制系统的国产化替代方案技术路线,在研究了系统功能需求的基础上,设计了基于国产化芯片的列车数字控制系统硬件电路方案,并对其功能进行了测试验证。本文首先对列车数字控制系统所需芯片的国产化情况进行了深度调研。共考察和评估了26所科研院所、高校和企业的产品,实地考察了5所科研院所和企业。根据调研结果,目前国产化芯片的门类丰富,领域覆盖广泛,列车数字控制系统所需要的DSP、FPGA、存储器、通信芯片、总线驱动等主要芯片,在性能和可靠性上能满足使用需求。通过调研,确定了国产化芯片替代的可行性。为了确定系统设计方案和国产芯片选型,本文对列车数字控制系统的功能需求进行了分析,并将其归纳为系统的核心控制与运算、系统程序与运行数据存储、模拟与数字量处理和网络通信四个方面。针对每一方面的功能,提出了具体的性能指标,确定了方案设计的硬件基础。在核心控制与运算方面,国产DSP和FPGA的性能、芯片规模、硬件资源、外设接口和可靠性已经能够替换进口芯片;存储方面,国产存储器芯片的种类、容量和读写速度已经能够媲美进口存储器;国产AD、DA等芯片的精度和通道数能够满足系统的功能需求;数据通信方面,国产通信芯片的种类也非常丰富,其产品能够满足轨道列车主流通信方式的需求。结合系统的功能分析,确定了国产芯片的选型。在此基础上,设计了一种采用国产芯片的列车数字控制系统的硬件电路方案,详述了每个模块所选用的芯片特性,以及电路的工作原理、工作模式、电路连接、器件的参数计算等,按照模块化的方式给出了各部分的电路设计方案。在基于国产芯片设计的硬件电路的基础上,测试和验证了系统的部分功能,确定了被验证方案设计的可行性。本文共包含图63幅,表7个,参考文献55篇。
林巨征[5]（2020）在《基于FPGA的全数字接收机研究与验证》文中研究说明随着无线通信技术的发展,数据的传输速率越来越高,信号带宽越来越宽,2G、3G、LTE、5G等制式的移动通信网络将在较长的一段时间内维持共存,给网络的设计、建设和优化带来了许多挑战。为了提高通信系统的灵活性,软件无线电的方法逐渐应用起来,有利于设计小型化、性能强的通信设备,可应对多种制式、多种频段共存的难题。本文基于软件无线电的原理,研究并验证一种基于FPGA的全数字接收机,从原理和结构出发介绍了全数字接收机与传统模拟接收机的不同。给出了一种基于FPGA的全数字接收机的采样方案,通过MATLAB对接收系统做仿真分析,在Vivado软件中开发FPGA的数字射频信号处理,并上板验证了该全数字接收机。本文研究的主要内容包括:1、基于高速比较器实现的PWM采样。在FPGA集成的Ser Des差分接口的基础上,产生一路参考信号作为PWM采样的参考电压,通过差分接口的高速比较器将模拟射频信号量化成数字信号,替代外置的高速模数转换器,具有高集成度的特点。此外还研究了双通道PWM的多电平采样。2、参考信号对PWM采样效果的影响。参考信号的类型、频率、幅度都是影响PWM采样效果的关键因素,重点分析了参考信号频率与PWM谐波的关系。结合运放、低通滤波器等模块生成参考信号,并通过FPGA实现参考信号频率的动态切换。3、PWM数字信号处理。设计实现可调频的并行数字下变频模块,进一步分析PWM量化规律,结合梳状滤波器原理,提出重建基带信号的译码算法,通过MATLAB仿真验证了算法的可行性,并在FPGA中实现。4、FPGA实验验证。基于Xilinx FPGA开发平台验证双通道PWM多电平采样和参考信号频率动态切换,并采集FPGA处理后的数据,导入VSA软件计算相关指标,与MATLAB仿真结果对比,验证接收机链路的可行性。
尹小芳[6]（2020）在《基于JESD204B的高速跳频实现》文中研究指明跳频技术以其优秀的抗干扰和抗截获能力,成为现代通信中重要的一种通信方式,传统的跳频实现都是基于LVDS电平接口完成转换器与可编程逻辑芯片之间的数据传输,但是随着用户对数据类型和数据量需求的增加,传统的实现方式已经不能满足其需求。随着电子信息技术的发展,CML电平逐渐取代传统的LVDS电平应用于高速转换器的接口中,对高速接口的研究也从高速并行转换到高速串行上。基于CML电平的高速串行JESD204B接口,因其吉比特的传输速率和较少的引脚数量、简单的PCB布局、相对更小的封装体积等特性,逐渐成为近年来的研究热点。JESD204B接口工作在高速数据速率下时,任何的延迟都显得尤为重要,为了克服这一难题,该协议定义了确定性延迟的概念。本文利用JESD204B协议的确定性延迟,通过可编程逻辑的控制接口,控制高速转换器内部频率合成器,完成高速的频率跳变,实现精确的跳频。对比传统跳频实现方式,大大提高了系统的传输速率。本文的具体工作如下:1、研究JESD204B三层协议,重点研究确定性延迟的理论,分析系统延迟产生的原因和JESD204B协议中对确定性延迟的定义;根据高速转换器内部集成的功能模块,研究高速转换器的基本理论。2、完成整个系统的电路设计:根据系统的实际需求,对比目前市面上供应的芯片完成选型;根据系统芯片的内部电路特性,设计其模拟输入输出接口;根据JESD204B协议对时钟的特殊需求,设计时钟通道;根据系统各模块的功耗和对上电时序的要求,设计系统电源等。3、完成高速转换器与可编程逻辑器件之间的高速串行接口设计:基于FPGA内部的高速收发器GTH和JESD204B IP核,完成物理层和数据链路层的设计;基于高速转换器内部数据映射关系,设计数据传输层逻辑的数据映射与解映射。4、基于时钟芯片的调节能力和时钟走线延迟,分析确定性延迟的可实现性;完成高速跳频发送链路和接收链路的设计;根据系统需求,调整时钟芯片和高速转换芯片内部时钟延迟,完成高速跳频的测试,并分析测试结果。
桂宪满[7]（2020）在《多路宽带AD采集的FPGA设计》文中提出随着现代通信和雷达技术的发展,系统的工作带宽不断增大,这就需要前端的采集系统可以进行高速采样,从而实现宽带信号的数字化。此外,高速ADC指标也不断攀升,为宽带采集带来更大的可行性,因此设计基于高速ADC的宽带采集系统具有重要意义。本文采用高速ADC对宽带信号进行射频直接带通采样,同时对采样信号进行预处理,实现一个宽带采集及信号预处理子系统。首先对基于奈奎斯特采样定理的三种采样结构进行介绍分析,确定了射频采样的采样架构。根据设计需求,采用了AD+FPGA的实现架构,同时根据需求给出了器件选型依据,高速ADC选用AD9680,高性价比的FPGA选用XILINX公司的XC7K410T。AD9680与FPGA的通信采用JESD204B协议。本设计中AD9680与FPGA的通信采用JESD204B协议的子类1模式,并且在FPGA上实现了该接口协议的逻辑设计,实现了多通道的同步采集。需要对204B解帧后的降采样数据送至上位机进行处理,从而分析ADC的性能,这里通过千兆网完成同上位机的数据传输,在MATLAB上就ADC的信噪比、无杂散动态范围以及通道隔离进行分析,给出这三种指标的理论依据及测试方法,最后根据多项指标对ADC的性能给出了评估。AD采集板与其它板卡的通信通过光纤进行传输,对基于GTX光纤通信的用户层逻辑设计给出了介绍。文章最后论述了多通道的信号预处理,介绍了数字下变频原理,同时给出该算法的FPGA逻辑设计。另外对高数据率的无限长序列的数字脉压进行研究,对FFT IP核的四种FFT架构,流水架构、基二突发架构、基四突发架构等所需的资源与运算效率进行分析,脉压的实现方式采用分段的方式,并同MATLAB的仿真结果对比,验证设计的合理性。
张家沂[8]（2020）在《宽带阵列天线数字波束形成系统设计与研制》文中指出采用数字波束形成技术的数字阵列天线,可以同时形成多个方向图特性独立控制的数字波束,并具备空域自适应干扰抑制和高精度角度估计等能力,因此已经得到较为广泛的应用。现有的数字波束形成系统主要是窄带系统。随着实际应用对雷达距离分辨率要求的不断提高,信号带宽不断增大,宽带数字波束形成系统是未来数字阵列雷达的发展趋势。本文以某48通道子阵宽带数字阵列雷达系统研制为背景,从模块化、标准化和可扩展性出发,提出了一种符合VITA46标准6U VPX结构,基于高速交换网络的软件化宽带数字阵列雷达处理系统架构,并对其中的宽带采样数字波束形成分系统的方案及具体实现进行了详细设计和测试。所研制完成的宽带中频采样数字波束形成分系统能实现宽带250MHz和窄带30MHz两种带宽的高速数据采样、软件无线电预处理和同时16个数字波束的波束形成,能在上位机总控软件控制下单独完成数字阵列天线的功能和性能测试。目前,正在开展与雷达信号处理模块集成工作。本文的主要工作包括:1)针对子阵宽带数字阵列雷达研制的实际需要,提出了一种基于高速交换网络的模块化、标准化、可扩展的系统平台和互联方案。详细分析了所设计的系统中各个板卡模块的功能划分及其高速互联拓扑结构;2)完成了24通道宽带中频采样与预处理板卡模块的硬件电路设计,包括:硬件电路实现方案和原理图设计;3)完成了宽带中频采样与预处理板卡模块的电路焊接、软件设计和调试测试。设计的相关FPGA软件包括:多通道模数变换高速JESD204B接口、软件无线电处理、数字多波束形成和高速数据传输等功能软件模块,并完成了相关软件模块的验证;4)完成了由宽带中频采样与预处理板卡模块和自适应波束形成板卡模块构成宽带采样数字波束形成分系统主要功能和部分性能指标的测试,包括:ADC有效位数、通道频响特性、通道自检和校准、基带数据采集和数字波束形成等系统功能的测试和验证。
王思文[9]（2019）在《基于ZYNQ的高速信号采集和传输技术的研究与实现》文中提出随着探地雷达在信息化科技时代中被广泛的应用公路勘察、地质探测和考古探测等领域中,它也取得了快速的进步。三维探地雷达是近几年出现的一种新探测技术,具有密度高和快速无缝扫描的特点。除此之外与传统的二维探地雷达技术对比,具有海量数据、真三维采集、地下结构还原度高等优势。本课题在三维探地雷达的理论研究基础上,研究对三维探地雷达系统中回波信号的高速采样技术;再针对采集到的海量数据研究高速的数据传输技术。从而在ZYNQ上实现一个可以被应用到三维探地雷达中的高速信号采集系统。首先,本文做了一定的理论研究,先是对国内外现状进行介绍,包括探地雷达、高速信号采集技术和高速传输技术的国内外现状。在此基础上研究了Xilinx的ZYNQ系列芯片,它的系统架构是ARM+FPGA,ZYNQ丰富的片上资源、独有的ARM结构和ARM端的千兆以太网口,使它成为最适合本课题的开发平台;又在采样定理的基础上对比分析了实时采样和等效采样,分析得出等效采被选做为探地雷达回波信号的采样方式,然后又介绍了如何利用一片ADC芯片实现高速等效采样;也研究了以差分传输为理论基础的高速差分串口数据传输和相关的高速串行总线传输,并对比选取了SRIO总线数据传输技术去满足未来更高的板间高速数据传输。其次,设计实现了适用于三维探地雷达的高速信号采集系统。实现了一个采集板、主控板和上位机三级模式的高速信号采集系统。采集板和主控板之间是采用高速差分串口传输数据,并借鉴Gardner位同步思想解决串口接收端采样时钟和数据时钟不同步问题,主控板和上位机之间采用千兆以太网口通信。上位机可以发送自检指令来检测各部分状态是否正常,然后将参数发送给采集板和主控板,采集板根据接收到的参数完成对雷达回波信号的高速等效采样,并通过主控板将采集到的数据整合后高速率传至上位机。最后,为了满足未来更高的板间数据传输速率,研究了基于SRIO总线的高速数据传输技术。从SRIO总线的协议结构、包结构和事务分类等出发简单介绍了SRIO总线数据传输原理,又介绍了如何在FPGA中实现SRIO总线的数据传输,接下来给出SRIO总线数据传输的仿真结果,然后在ZYNQ上实现了一个基于SRIO总线的回环高速数据传输。
曹蕊[10]（2019）在《基于DSP的多通道PVDF压电薄膜谷物损失传感器信号处理系统研究》文中指出谷物损失传感器是优化联合收割机作业参数、减少收获损失、实现精细化、智能化收获作业的关键技术之一。针对目前联合收割机收获损失检测偏向利用多通道谷物损失传感器获取谷物损失量信息的需求,本文以多通道PVDF压电薄膜谷物损失传感器为感测对象,以DSP为核心处理器,研制了一套12通道PVDF压电薄膜谷物损失传感器信号处理系统,提出了从传感器的感测信号中对与传感器发生碰撞作用的实物粒子进行识别的方法,并在实验室完成了对信号处理系统的性能测试。本研究的主要内容及结论如下:（1）基于谷物损失实验台进行了谷物碰撞实验,分析了空载状态下PVDF压电薄膜谷物损失传感器的输出零点信号、谷物碰撞作用下的响应信号幅值及收敛时间参数的特征;根据多通道谷物损失传感器信号处理系统的功能需求,构建了系统的总体研究方案;（2）分析了多通道PVDF压电薄膜谷物传感器信号处理系统的信号链路所需要的硬件平台,并根据系统的硬件架构完成了各功能模块的硬件设计,主要包括信号调理模块、基于TI公司TMS320F28335的DSP核心处理器模块、A/D转换模块、CAN通讯接口电路及电源电路,其中信号调理模块利用电路仿真分析的方法实现对关键元件的选型,并实现了对各功能模块电路板的设计与制作;（3）基于CCS 6.1.3集成开发环境对系统软件功能进行开发,具体包括A/D转换模块的多通道数据同步采样程序、算术平均值滤波算法、基于大数判决与时间窗的碰撞粒子识别与计数算法、DSP片上eCAN模块的底层驱动程序及基于CAN总线协议的通讯服务程序;（4）基于信号处理系统硬件平台对信号调理模块、A/D转换模块、数字滤波算法、CAN总线通讯模块的性能进行了独立测试,测试结果验证了各功能模块的设计能够满足信号处理系统的实际功能需求;（5）分析了影响信号处理系统检测性能的主要因素,利用二次回归正交旋转组合设计方法,得到在阈值电压YT为0.7 V、时间窗W为5.5 ms的边界条件设置下,信号处理系统对碰撞粒子的检测性能较为理想;在此边界条件设置下,信号处理系统对与PVDF压电薄膜传感器单一通道实际发生碰撞作用的ABS小球的检测误差范围为-5.0%6.0%,平均绝对误差3.8%;信号处理系统对与6通道PVDF压电薄膜传感器实际发生碰撞作用的ABS小球的检测误差范围为-3.3%6.3%,平均绝对误差为3.2%。
二、基于单片收发器的DSP无线串行通信设计（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、基于单片收发器的DSP无线串行通信设计（论文提纲范文）
（1）基于FPGA SRIO的存储器地面测试台的设计与实现（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 课题研究背景 |
| 1.2 课题研究目的和意义 |
| 1.3 国内外研究现状 |
| 1.4 本文主要内容以及章节安排 |
| 2 方案设计 |
| 2.1 设计指标 |
| 2.2 方案设计 |
| 2.3 本章小结 |
| 3 硬件电路设计 |
| 3.1 电源卡设计 |
| 3.1.1 供电电路 |
| 3.1.2 信号调理电路 |
| 3.2 主控卡设计 |
| 3.2.1 供电模块电路 |
| 3.2.2 SRIO时钟电路 |
| 3.2.3 光电转换模块电路 |
| 3.2.4 DDR2 模块电路 |
| 3.3 数字量卡设计 |
| 3.3.1 LVDS接口电路设计 |
| 3.3.2 接口隔离方案 |
| 3.3.3 异步422 接口电路 |
| 3.3.4 同步422 接口电路 |
| 3.4 本章小结 |
| 4 关键逻辑设计 |
| 4.1 SRIO接口逻辑设计 |
| 4.1.1 Rapid IO协议简介 |
| 4.1.2 包格式 |
| 4.1.3 IO逻辑操作 |
| 4.1.4 Rapid IO IP核 |
| 4.1.5 SRIO接口逻辑设计 |
| 4.1.6 SRIO IP核的读写 |
| 4.2 DDR2 接口逻辑设计 |
| 4.2.1 DDR2 SDRAM的存储寻址原理 |
| 4.2.2 DDR2 IP核 |
| 4.2.3 DDR2 IP核的读写 |
| 4.2.4 DDR2 SDRAM逻辑设计 |
| 4.2.5 逻辑分析与计算 |
| 4.3 本章小结 |
| 5 测试与验证 |
| 5.1 测试平台搭建 |
| 5.2 供电电流监测 |
| 5.3 SRIO接口逻辑验证 |
| 5.4 DDR2 SDRAM接口测试 |
| 5.5 系统测试验证 |
| 5.6 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 参考文献 |
| 读硕士学位期间发表的学术论文及所取得的研究成果 |
| 致谢 |
（2）全站仪无线数据传输系统的设计与实现（论文提纲范文）
| 摘要 |
| abstract |
| 1 绪论 |
| 1.1 研究背景 |
| 1.2 研究现状 |
| 1.2.1 全站仪、无线技术的发展、现状及应用 |
| 1.2.2 全站仪外部辅助传送系统的发展与现状 |
| 1.2.3 工程放样中全站仪的应用 |
| 1.3 论文结构安排及内容 |
| 2 系统整体方案设计 |
| 2.1 总体方案的确立 |
| 2.2 系统模块的选择 |
| 2.2.1 DSP芯片的选择 |
| 2.2.2 全站仪 |
| 2.2.3 无线传输方案选择 |
| 2.2.4 电子塔尺的设计 |
| 2.3 道路放样 |
| 2.4 本章小结 |
| 3 无线数据传输系统的硬件电路设计 |
| 3.1 全站仪数据传输的硬件系统总体设计 |
| 3.2 系统各部分电路的设计 |
| 3.2.1 电源电路的设计 |
| 3.2.2 DSP与 n RF905 接口电路 |
| 3.2.3 复位电路及JTAG下载口电路设计 |
| 3.2.4 串口及按键电路设计 |
| 3.2.5 振荡时钟电路 |
| 3.2.6 电子塔尺 |
| 3.3 主控板PCB设计 |
| 3.3.1 PCB板的开发环境 |
| 3.3.2 PCB电路板设计 |
| 3.4 本章小结 |
| 4 无线数据传输与上位机的软件设计 |
| 4.1 全站仪数据传输的软件系统设计 |
| 4.1.1 软件开发环境 |
| 4.1.2 系统初始化 |
| 4.1.3 全站仪端外部辅助传送器采集、发送数据 |
| 4.1.4 上位机端外部辅助传送器接收、发送数据 |
| 4.1.5 电子塔尺端外部辅助传送器接收、显示数据 |
| 4.2 上位机三维测量系统 |
| 4.2.1 软件开发环境 |
| 4.2.2 三维测量软件开发 |
| 4.2.3 三维测量系统各部分模块 |
| 4.3 本章小结 |
| 5 系统功能测试 |
| 5.1 数据传输至上位机测试 |
| 5.2 系统测试 |
| 5.2.1 放样点坐标设计 |
| 5.2.2 全站仪无线数据传输系统测试 |
| 5.3 本章小结 |
| 6 总结与展望 |
| 6.1 总结 |
| 6.2 展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（3）基于软件无线电的连续波雷达实验平台设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 论文研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.2.1 软件无线电技术研究现状 |
| 1.2.2 软件无线电雷达系统的研究现状 |
| 1.3 论文的研究内容与结构安排 |
| 1.3.1 研究内容 |
| 1.3.2 论文结构安排 |
| 第二章 软件无线电技术与雷达技术研究 |
| 2.1 软件无线电系统详述 |
| 2.2 网络技术与软件无线电 |
| 2.3 软件无线电的射频架构 |
| 2.4 软件无线电的处理器架构 |
| 2.5 软件无线电的软件开发环境 |
| 2.6 连续波雷达技术研究 |
| 2.6.1 连续波雷达特点研究 |
| 2.6.2 多普勒雷达 |
| 2.7 调频连续波雷达 |
| 2.7.1 FMCW雷达测量原理 |
| 2.7.2 最大距离和距离分辨率 |
| 2.7.3 线性调频 |
| 2.8 本章小结 |
| 第三章 系统仿真及方案设计 |
| 3.1 FMCW雷达仿真 |
| 3.1.1 模拟部分 |
| 3.1.2 回波接收和雷达信号处理 |
| 3.1.3 结果显示与分析 |
| 3.2 系统方案设计 |
| 3.2.1 软件无线电雷达信号链 |
| 3.2.2 方案设计 |
| 3.3 本章小结 |
| 第四章 基于软件无线电的连续波雷达实验平台硬件选型 |
| 4.1 系统硬件总体方案 |
| 4.2 射频收发器件AD9361模块 |
| 4.2.1 AD9361数据接口和控制接口 |
| 4.2.2 AD9361模块原理图 |
| 4.2.3 天线端输入输出电路 |
| 4.2.4 AD9361与ZYNQ连接电路 |
| 4.2.5 供电和时钟电路 |
| 4.3 ZYNQ电路模块 |
| 4.3.1 存储模块 |
| 4.3.2 串口相关模块 |
| 4.4 本章小结 |
| 第五章 基于软件无线电的连续波雷达实验平台软件设计 |
| 5.1 软件设计的结构划分 |
| 5.2 ZYNQ软件开发 |
| 5.2.1 HDL程序设计 |
| 5.2.2 Linux系统移植 |
| 5.3 驱动程序部分 |
| 5.3.1 libiio基本模块 |
| 5.3.2 AD9361 ⅡO数据传输 |
| 5.4 连续波雷达应用软件设计 |
| 5.5 本章小结 |
| 第六章 系统测试 |
| 6.1 软件功能测试 |
| 6.1.1 软件测试平台 |
| 6.1.2 Linux系统测试 |
| 6.1.3 AD9361软件模块验证 |
| 6.2 基于软件无线电的连续波雷达实验平台系统测试 |
| 6.2.1 发射和接收通路测试 |
| 6.3 基于软件无线电的连续波雷达实验平台系统验证 |
| 6.3.1 系统验证场景 |
| 6.3.2 目标探测结果 |
| 6.4 本章小结 |
| 第七章 总结与展望 |
| 7.1 工作总结 |
| 7.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（4）基于国产芯片的列车数字控制系统设计（论文提纲范文）
| 致谢 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 选题背景和意义 |
| 1.2 国内外研究现状 |
| 1.2.1 列车数字控制系统的国内外研究现状 |
| 1.2.2 数字控制系统芯片的国内外市场现状 |
| 1.3 本文的主要工作和章节安排 |
| 2 数字控制系统核心芯片的国产化情况分析 |
| 2.1 国产化替代技术路线研究 |
| 2.2 国产芯片的设计与研制情况 |
| 2.2.1 国产数字信号处理器 |
| 2.2.2 国产现场可编程逻辑门阵列 |
| 2.2.3 国产存储器芯片 |
| 2.2.4 其他国产芯片 |
| 2.3 本章小结 |
| 3 列车数字控制系统方案设计与国产芯片选型 |
| 3.1 系统功能分析与方案设计 |
| 3.1.1 核心控制和计算 |
| 3.1.2 系统程序与列车运行故障数据存储 |
| 3.1.3 模拟信号与数字信号处理 |
| 3.1.4 网络通信 |
| 3.2 国产芯片性能参数分析与选型 |
| 3.3 本章小结 |
| 4 列车数字控制系统硬件设计 |
| 4.1 总体架构及方案设计 |
| 4.2 电路原理图设计 |
| 4.2.1 DSP系统设计 |
| 4.2.2 FPGA系统设计 |
| 4.2.3 DSP与 FPGA通信接口设计 |
| 4.2.4 存储器电路设计 |
| 4.2.5 通信接口设计 |
| 4.3 PCB电路板设计 |
| 4.4 本章小结 |
| 5 功能测试与验证 |
| 5.1 CAN总线通信功能测试 |
| 5.1.1 CAN总线协议 |
| 5.1.2 CAN总线通信测试 |
| 5.2 4G LTE通信功能测试 |
| 5.2.1 4G LTE软件设计 |
| 5.2.2 通信功能测试 |
| 5.3 导航定位功能测试 |
| 5.3.1 软件设计 |
| 5.3.2 定位功能测试 |
| 5.4 DSP与 FPGA通信仿真测试 |
| 5.5 本章小结 |
| 6 总结与展望 |
| 参考文献 |
| 作者简历及攻读硕士学位期间取得的研究成果 |
| 学位论文数据集 |
（5）基于FPGA的全数字接收机研究与验证（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第一章 绪论 |
| 1.1 研究背景和意义 |
| 1.2 研究现状与分析 |
| 1.2.1 国外研究现状 |
| 1.2.2 国内研究现状 |
| 1.3 研究内容与论文结构 |
| 第二章 无线接收机的原理与理论基础 |
| 2.1 引言 |
| 2.2 无线通信接收机概述 |
| 2.2.1 模拟接收机设计 |
| 2.2.2 全数字接收机设计 |
| 2.3 全数字接收机的采样技术 |
| 2.3.1 Delta-Sigma采样技术 |
| 2.3.2 PFM采样技术 |
| 2.3.3 PWM采样技术 |
| 2.4 全数字接收机的信号处理技术 |
| 2.4.1 数字下变频 |
| 2.4.2 信号滤波与降采样 |
| 2.5 本章小结 |
| 第三章 全数字接收机的方案设计 |
| 3.1 引言 |
| 3.2 全数字接收机的整体方案 |
| 3.2.1 全数字接收机的需求分析 |
| 3.2.2 全数字接收机的链路设计 |
| 3.3 全数字接收机的采样方案设计 |
| 3.3.1 PWM量化与采样 |
| 3.3.2 PWM多电平量化 |
| 3.4 参考信号产生方案设计 |
| 3.4.1 参考信号产生与最佳频率 |
| 3.4.2 参考信号频率的动态切换 |
| 3.5 数字信号处理方案设计 |
| 3.5.1 并行数字下变频 |
| 3.5.2 PWM数字信号处理 |
| 3.6 全数字接收机系统仿真 |
| 3.6.1 单通道PWM仿真 |
| 3.6.2 双通道PWM仿真 |
| 3.7 本章小结 |
| 第四章 全数字接收机的实现 |
| 4.1 引言 |
| 4.2 硬件平台概述 |
| 4.2.1 FPGA芯片与硬件平台 |
| 4.2.2 外围电路模块 |
| 4.3 全数字接收机的采样实现 |
| 4.3.1 基于Ser Des的 PWM采样 |
| 4.3.2 基于Ser Des的 PWM多电平 |
| 4.4 全数字接收机的FPGA实现 |
| 4.4.1 参考信号产生与控制模块 |
| 4.4.2 并行数字下变频模块 |
| 4.4.3 PWM信号译码模块 |
| 4.4.4 模块整合与时序分析 |
| 4.5 本章小结 |
| 第五章 全数字接收机测试与分析 |
| 5.1 引言 |
| 5.2 硬件测试方案 |
| 5.3 全数字接收机的性能测试与分析 |
| 5.3.1 PWM采样验证 |
| 5.3.2 FPGA数字信号处理验证 |
| 5.3.3 PWM多电平采样验证 |
| 5.3.4 参考信号频率动态配置验证 |
| 5.4 本章小结 |
| 总结与展望 |
| 参考文献 |
| 攻读硕士学位期间取得的研究成果 |
| 致谢 |
| 附件 |
（6）基于JESD204B的高速跳频实现（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题研究背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 高速跳频系统研究现状 |
| 1.2.2 JESD204B接口研究现状 |
| 1.3 本文主要内容及结构安排 |
| 第二章 基本理论研究 |
| 2.1 JESD204B接口介绍 |
| 2.1.1 物理层 |
| 2.1.2 数据链路层 |
| 2.1.3 数据传输层 |
| 2.2 确定性延迟理论研究 |
| 2.2.1 链路中的延迟 |
| 2.2.2 确定性延迟 |
| 2.3 高速转换器理论 |
| 2.3.1 带通采样定理 |
| 2.3.2 数字滤波原理 |
| 2.3.3 数字上下变频理论 |
| 2.4 本章小结 |
| 第三章 电路设计 |
| 3.1 核心芯片选型 |
| 3.1.1 转换芯片选型 |
| 3.1.2 FPGA芯片选型 |
| 3.1.3 ZYNQ芯片选型 |
| 3.2 ADC模拟前端设计 |
| 3.2.1 巴伦的选型 |
| 3.2.2 前端匹配网络设计 |
| 3.3 DAC模拟信号输出接口设计 |
| 3.4 时钟通道设计 |
| 3.4.1 时钟需求分析 |
| 3.4.2 时钟通道设计 |
| 3.5 电源设计 |
| 3.5.1 电源需求分析 |
| 3.5.2 电源系统设计 |
| 3.5.3 上电时序分析及设计 |
| 3.6 本章小结 |
| 第四章 JESD204B接口及高速跳频设计 |
| 4.1 ADC与 FPGA数据接口设计 |
| 4.1.1 ADC参数设计 |
| 4.1.2 JESD204B接收模块设计 |
| 4.2 DAC与 FPGA数据接口设计 |
| 4.2.1 DAC参数设计 |
| 4.2.2 JESD204B发送模块设计 |
| 4.3 高速跳频设计与测试 |
| 4.3.1 确定性延迟设计 |
| 4.3.2 高速跳频测试方案设计 |
| 4.4 本章小结 |
| 第五章 总结 |
| 5.1 本文主要工作 |
| 5.2 下一步工作 |
| 致谢 |
| 参考文献 |
（7）多路宽带AD采集的FPGA设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 符号对照表 |
| 缩略语对照表 |
| 第一章 绪论 |
| 1.1 研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 论文主要工作和结构安排 |
| 第二章 采样原理及硬件平台设计 |
| 2.1 信号采样基本理论 |
| 2.1.1 正交低通采样 |
| 2.1.2 宽带中频带通采样 |
| 2.1.3 射频直接带通采样 |
| 2.2 AD采集板方案设计 |
| 2.2.1 AD采集板设计需求 |
| 2.2.2 AD采集板设计方案 |
| 2.3 器件选型 |
| 2.3.1 FPGA选型 |
| 2.3.2 ADC选型 |
| 2.3.3 时钟芯片选型 |
| 2.4 本章小结 |
| 第三章 ADC与 JESD204B通信设计 |
| 3.1 高速传输底层介绍 |
| 3.1.1 高速串行传输发展背景 |
| 3.1.2 SerdDes架构解析 |
| 3.2 AD9680介绍与配置 |
| 3.2.1 全带宽工作模式 |
| 3.2.2 DDC工作模式 |
| 3.3 JESD204B协议及原理介绍 |
| 3.3.1 JESD204B协议基本介绍 |
| 3.3.2 JESD204B的链路建立 |
| 3.3.3 基于JESD204B的 FPGA逻辑实现 |
| 3.4 本章小结 |
| 第四章 通信接口设计与ADC性能分析 |
| 4.1 千兆以太网设计 |
| 4.1.1 以太网结构介绍 |
| 4.1.2 控制接口设计 |
| 4.1.3 传输误码分析与纠正 |
| 4.2 光纤通信 |
| 4.2.1 光纤及光模块介绍 |
| 4.2.2 基于GTX的光纤通信调试 |
| 4.3 测试与性能分析 |
| 4.3.1 信噪比测试与性能分析 |
| 4.3.2 无杂散动态范围测试与分析 |
| 4.3.3 通道隔离度测试与分析 |
| 4.4 本章小结 |
| 第五章 多通道信号预处理设计 |
| 5.1 基于FPGA的 DDC设计 |
| 5.1.1 DDC原理 |
| 5.1.2 混频模块设计 |
| 5.1.3 滤波模块设计 |
| 5.2 脉冲压缩 |
| 5.2.1 脉冲压缩原理 |
| 5.2.2 频域法实现 |
| 5.2.3 脉压自检设计 |
| 5.2.4 PC实现与结果分析 |
| 5.3 PRF识别 |
| 5.3.1 PRF识别算法 |
| 5.3.2 PRF识别逻辑实现 |
| 5.4 本章小结 |
| 第六章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 工作展望 |
| 参考文献 |
| 致谢 |
| 作者简介 |
（8）宽带阵列天线数字波束形成系统设计与研制（论文提纲范文）
| 摘要 |
| Abstract |
| 1 绪论 |
| 1.1 本文研究背景及意义 |
| 1.2 国内外研究现状 |
| 1.3 高速串行互联总线 |
| 1.3.1 PCIE总线标准 |
| 1.3.2 千兆以太网 |
| 1.3.3 串行Rapid IO |
| 1.4 本文主要内容 |
| 2 宽带采样数字波束形成分系统方案与硬件电路设计 |
| 2.1 系统功能需求与系统处理平台 |
| 2.2 基于VITA46 标准的系统硬件设计 |
| 2.2.1 系统硬件基本方案 |
| 2.2.2 系统背板互联设计与机箱平台设计 |
| 2.2.3 主要处理模块的功能与结构 |
| 2.3 宽带采样与预处理模块设计 |
| 2.3.1 电源电路设计 |
| 2.3.2 时钟电路设计 |
| 2.3.3 模数转换电路设计 |
| 2.3.4 SRIO交换机电路设计 |
| 2.3.5 FPGA电路设计 |
| 2.3.6 SPATAN3 配置电路设计 |
| 3 宽带采样与预处理硬件模块的功能调试和性能测试 |
| 3.1 电源电路调试 |
| 3.2 时钟电路调试 |
| 3.3 高速模数采集电路调试与性能测试 |
| 3.3.1 JESD204B接口程序设计与调试 |
| 3.3.2 AD9680 有效位数测试 |
| 3.4 高速串行Rapid IO(SRIO)接口调试与性能测试 |
| 3.4.1 SRIO交换网络设计 |
| 3.4.2 SRIO交互性能测试 |
| 3.5 高速串行点对点互联MGT接口调试测试 |
| 4 宽带采样数字波束形成分系统功能软件设计 |
| 4.1 宽带采样数字波束形成分系统软件设计框架 |
| 4.2 软件无线电功能设计与测试 |
| 4.2.1 AD9680 模数转换及宽带下变频模块 |
| 4.2.2 窄带滤波程序设计及通道频响特性测试 |
| 4.3 数字波束形成功能设计 |
| 4.3.1 通道校准模块 |
| 4.3.2 权重系数计算模块 |
| 4.3.3 权重系数存储/分配模块 |
| 4.3.4 两级同时多波束形成模块 |
| 4.4 数据传输帧格式 |
| 5 宽带采样数字波束形成分系统功能测试与验证 |
| 5.1 自检功能 |
| 5.2 基带数据采集功能 |
| 5.3 通道校准功能 |
| 5.4 自适应权重系数计算功能 |
| 6 总结与展望 |
| 致谢 |
| 参考文献 |
| 附录 |
（9）基于ZYNQ的高速信号采集和传输技术的研究与实现（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 课题背景及研究意义 |
| 1.2 国内外研究现状 |
| 1.2.1 探地雷达研究现状 |
| 1.2.2 高速采集技术研究现状 |
| 1.2.3 高速传输技术研究现状 |
| 1.3 本论文主要内容及章节安排 |
| 第2章 高速采集系统中的关键技术 |
| 2.1 引言 |
| 2.2 采集系统指标分析 |
| 2.3 ZYNQ概述 |
| 2.3.1 ZYNQ架构 |
| 2.3.2 ZYNQ片上资源 |
| 2.3.3 ZYNQ设计流程 |
| 2.4 高速信号采集技术研究与分析 |
| 2.4.1 采样定理 |
| 2.4.2 采样方式 |
| 2.4.3 高速信号采集 |
| 2.5 高速数据传输技术研究与分析 |
| 2.5.1 差分电平传输 |
| 2.5.2 高速差分串口传输 |
| 2.5.3 高速互联技术 |
| 2.6 本章小结 |
| 第3章 高速采集系统的实现 |
| 3.1 引言 |
| 3.2 系统的开发平台 |
| 3.3 系统总体设计与实现方案 |
| 3.4 高速信号采集实现 |
| 3.5 板间高速数据传输实现 |
| 3.5.1 高速串口数据传输 |
| 3.5.2 高速串口传输的接收端 |
| 3.5.3 接收端的实现成果 |
| 3.6 主控板高速数据传输 |
| 3.7 本章小结 |
| 第4章 基于SRIO总线的数据传输 |
| 4.1 引言 |
| 4.2 SRIO总线原理 |
| 4.3 SRIO数据传输的实现 |
| 4.4 SRIO数据传输仿真分析 |
| 4.5 SRIO回环测试 |
| 4.6 本章小结 |
| 结论 |
| 参考文献 |
| 攻读硕士士学位期间发表的论文及其它成果 |
| 致谢 |
（10）基于DSP的多通道PVDF压电薄膜谷物损失传感器信号处理系统研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 英文缩略表 |
| 第一章 绪论 |
| 1.1 课题背景及意义 |
| 1.2 联合收割机收获损失检测研究进展 |
| 1.3 国内外对压电传感器信号处理系统的研究进展及研究趋势 |
| 1.3.1 国外研究进展 |
| 1.3.2 国内研究进展 |
| 1.4 研究内容与技术路线 |
| 1.4.1 研究内容 |
| 1.4.2 技术路线 |
| 1.5 本章小结 |
| 第二章 谷物碰撞实验与谷物损失传感器信号处理系统的总体方案构建 |
| 2.1 PVDF压电薄膜谷物损失传感器的选择 |
| 2.2 谷物碰撞实验 |
| 2.2.1 实验装置 |
| 2.2.2 碰撞物料 |
| 2.2.3 碰撞位置 |
| 2.3 PVDF压电薄膜谷物损失传感器的响应输出信号分析 |
| 2.3.1 空载输出信号分析 |
| 2.3.2 碰撞信号电压幅值响应分析 |
| 2.3.3 碰撞信号收敛时间分析 |
| 2.4 谷物损失传感器信号处理系统功能需求分析与总体研究方案构建 |
| 2.4.1 功能需求分析 |
| 2.4.2 总体研究方案构建 |
| 2.5 本章小结 |
| 第三章 谷物损失传感器信号处理系统硬件电路研究 |
| 3.1 硬件电路总体结构 |
| 3.2 信号调理模块设计 |
| 3.2.1 PVDF压电薄膜谷物损失传感器等效电路 |
| 3.2.2 电荷放大电路分析 |
| 3.2.3 电荷放大电路关键元件选择与电路仿真 |
| 3.2.4 电荷放大电路交流传输特性分析 |
| 3.2.5 电荷放大电路噪声分析 |
| 3.2.6 可调二级电压放大电路设计 |
| 3.2.7 信号调理模块仿真分析 |
| 3.2.8 信号调理模块印刷电路板的设计与制作 |
| 3.3 核心处理器 |
| 3.3.1 DSP芯片的选择 |
| 3.3.2 DSP最小系统电路设计 |
| 3.4 A/D转换模块 |
| 3.4.1 DSP片上A/D转换模块 |
| 3.4.2 扩展A/D转换模块 |
| 3.5 通讯接口电路 |
| 3.6 电源电路 |
| 3.6.1 需求分析 |
| 3.6.2 电源电路设计 |
| 3.7 本章小结 |
| 第四章 谷物损失传感器信号处理系统软件功能研究 |
| 4.1 开发工具简介 |
| 4.2 数据采样程序 |
| 4.3 信号处理程序 |
| 4.3.1 数字滤波算法 |
| 4.3.2 碰撞粒子识别与计数算法 |
| 4.4 CAN总线通讯 |
| 4.4.1 CAN总线协议简介 |
| 4.4.2 CAN总线通讯服务程序 |
| 4.5 本章小结 |
| 第五章 谷物损失传感器信号处理系统测试与分析 |
| 5.1 信号调理模块性能测试 |
| 5.1.1 电荷-电压转换增益GQ-V测试 |
| 5.1.2 可调二级电压放大增益GV测试 |
| 5.1.3 通道一致性测试 |
| 5.2 A/D转换模块测试 |
| 5.2.1 采样精度测试 |
| 5.2.2 DSP读取A/D转换模块相邻通道采样数据的时间差测试 |
| 5.3 算术平均值滤波测试 |
| 5.4 CAN总线通讯测试 |
| 5.5 碰撞粒子识别与计数测试 |
| 5.5.1 二次回归正交旋转组合设计 |
| 5.5.2 单通道碰撞粒子识别与计数测试 |
| 5.5.3 多通道碰撞粒子识别与计数测试 |
| 5.6 本章小结 |
| 第六章 总结与展望 |
| 6.1 结论 |
| 6.2 主要创新点 |
| 6.3 研究展望 |
| 参考文献 |
| 附图 |
| 个人简历 |
四、基于单片收发器的DSP无线串行通信设计（论文参考文献）
- [1]基于FPGA SRIO的存储器地面测试台的设计与实现[D]. 吕文强. 中北大学, 2021(09)
- [2]全站仪无线数据传输系统的设计与实现[D]. 王米换. 西安科技大学, 2020(01)
- [3]基于软件无线电的连续波雷达实验平台设计[D]. 李谦平. 西安电子科技大学, 2020(05)
- [4]基于国产芯片的列车数字控制系统设计[D]. 刘春江. 北京交通大学, 2020(06)
- [5]基于FPGA的全数字接收机研究与验证[D]. 林巨征. 华南理工大学, 2020(02)
- [6]基于JESD204B的高速跳频实现[D]. 尹小芳. 电子科技大学, 2020(07)
- [7]多路宽带AD采集的FPGA设计[D]. 桂宪满. 西安电子科技大学, 2020(05)
- [8]宽带阵列天线数字波束形成系统设计与研制[D]. 张家沂. 南京理工大学, 2020(01)
- [9]基于ZYNQ的高速信号采集和传输技术的研究与实现[D]. 王思文. 哈尔滨工业大学, 2019(02)
- [10]基于DSP的多通道PVDF压电薄膜谷物损失传感器信号处理系统研究[D]. 曹蕊. 浙江大学, 2019(02)
标签：jesd204b论文; fpga论文; 软件接口论文; 通信论文; 串行通信论文;