导读:本文包含了仲裁器论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:可编程,门阵列,总线,函数,物理,现场,双轨。
仲裁器论文文献综述
王耀冬[1]（2018）在《基于FPGA的仲裁器PUF的实现》一文中研究指出物理不可克隆函数(Pyhsical Unclonable Function,PUF)作为一种新兴的信息安全技术,能够很好的确保传统加密算法如AES、RSA等在加解密过程中需要利用到的密钥的存储安全,而仲裁器PUF作为众多物理不可克隆函数中的一种,由于其结构简单、拥有丰富的“激励-响应”对以及成本低等优点受到了人们广泛的关注。仲裁器PUF利用对称路径的传输延时的不同产生响应,因此对于对称路径的要求十分严格,在现场可编程门阵列(Field Programmable Gate Array,FPGA)上实现仲裁器PUF往往会受到FPGA内部布线的影响,不如在专用集成电路(Application Specific Integrated Circuit,ASIC)中做到信号路径的完全对称,因此最终产生的响应带有偏置。本文针对在FPGA上实现仲裁器PUF存在连线无法完全对称的问题,提出了一种自适应可调整的补偿电路结构,利用可编程延时线(PDL)与多路选择器(MUX)作为补偿电路的主体结构,对最终产生的响应进行分组查找,寻找出能够保证具有最好随机性的值。此外还引入了多模冗余的思想改善仲裁器PUF的稳定性,对于相同的激励,在测量奇数次之后统计出现次数最多的值作为最终响应,用于减小每次产生的响应之间的误差。为了验证设计的正确性,搭建了测试系统用于测试实现后的仲裁器PUF的性能,利用上位机进行初始激励的发送以及最终响应的接收,并在电脑端进行了片内和片间汉明距离的计算。最终通过实验表明,在增加并实现了补偿电路与多模冗余之后,改进后的仲裁器PUF的片内汉明距离控制在4.36%左右,片间汉明距离达到了49.95%,产生响应的随机性达到了49.98%,最终达到了设计目的。(本文来源于《华中科技大学》期刊2018-12-01）
[2]（2018）在《打造“超级虚拟助理” Nuance推全新认知仲裁器》一文中研究指出Nuance通讯公司今日推出了认知仲裁器,这是一种新型人工智能(AI)能力,可解决当今互联世界最大的消费者挑战之一:即跨越不同服务及设备来学习并记忆特定功能和词汇表的需求。Nuance的认知仲裁器可通过覆盖汽车、智能家居和物联网(IoT)生态系统的单一界面来无缝连接并集成不同的虚拟助手、第叁方服务及内容,从而完成复杂的任务并提升用户体验。(本文来源于《电子元器件与信息技术》期刊2018年05期）
鲁帅[3]（2016）在《MPSoC中高性能异步仲裁器设计研究》一文中研究指出随着微电子工艺技术进入微纳时代,单片上所能集成的晶体管数目越来越多,多核片上技术(MPSoC:Multiprocessor System-on-Chip)变得越来越重要。MPSoC集成了大量IP(Intellectual Properties)功能核,不同IP核之间通过系统总线进行数据交换,实现芯片的某个特定功能,这使不同IP核间对总线资源的竞争问题变得尤为突出。因此,解决竞争问题的仲裁器就成为人们研究的热点。MPSoC中,仲裁器负责协调系统中各个IP模块对总线资源的占用及总线的使用效率,其性能优劣决定了整个系统的性能。本文对目前MPSoC系统中常见的几种仲裁算法进行了分析,发现传统的依靠时钟同步实现的电路在功耗、速度、实现途径等方面影响仲裁器的功能和性能。故本文采用异步电路的设计方法,对传统仲裁算法进行改进,实现了异步仲裁器的设计,同时设计了与算法相对应的同步仲裁器；针对MPSoC中带宽分配和实时性的要求,以非合作博弈理论为基础,提出了一种新的仲裁算法,用Balsa语言设计实现了全新的异步非合作博弈论仲裁器。通过FPGA仿真测试,首先对采用同步电路和异步电路实现的固权算法(Fixed Priority, FP)、轮询算法(Round-Robin, RR)以及彩票算法(Lottery)等叁种仲裁算法进行了比较分析,然后将异步非合作博弈论仲裁器与异步结构实现的上述叁种算法进行了比较分析。实验结果表明,叁种异步仲裁器与同步仲裁器在输出带宽分配和总线占用率方面拥有几乎相等的性能,速度提高了6.7%-15%；提出的非合作博弈论仲裁算法在不同工作环境下总线使用率基本上都能达到100%,比其他叁种算法提高了20%-30%,并具有很好的公平性,输出带宽比接近输入请求比,可适用于大多数工作环境。但异步非合作博弈论仲裁器在速度、功耗和使用FPGA逻辑资源方面比其他叁种异步结构实现的仲裁器稍显劣势。(本文来源于《西北大学》期刊2016-06-01）
任秀江,施晶晶,谢向辉[4]（2015）在《一种环形网络的可扩展流水仲裁器设计》一文中研究指出对环形网络的仲裁器结构进行研究,提出了一种可扩展流水仲裁器结构,能够同时完成通信缓冲和通信链路的分配.对14个通信节点互连进行了建模模拟,各节点命中数量差值小于5%,该结构仲裁器具有较好的仲裁公平性;然后采用Chartered 65nm工艺对RTL设计进行了时序综合实验,关键通路延迟比同等规模的全交叉开关结构降低36.8%;同时该仲裁结构中的仲裁核心逻辑时序受互连规模变化影响较小,具有一定的可扩展性.(本文来源于《湖南大学学报(自然科学版)》期刊2015年08期）
胡孔阳,胡海生,王梓[5]（2015）在《一种可配优先级Round-Robin仲裁器实现》一文中研究指出本文介绍了一种结合Round-Robin,优先级可配置的多端口仲裁器设计及实现。该设计可以实现高优先级请求优先服务,相同优先级请求之间进行轮循的调度策略,同时将原子指令仲裁保护逻辑加入到设计当中,实现了合理的时序逻辑优化,可以很好地应用于多通道访存控制器的设计当中。(本文来源于《中国集成电路》期刊2015年07期）
朱丽,蔡瑞[6]（2015）在《一种FIFO队列的总线仲裁器的设计》一文中研究指出本文基于总线仲裁机制和常用的仲裁协议提出了一种混合优先级仲裁算法,和队列相结合的总线仲裁的解决方法,这种设计方法即保证了高优先级主设备的优先性,又保证了其他主设备的公平性,同时也避免了"死锁"和"饥饿"现象。本文详细介绍了此算法的设计过程和仿真结果。(本文来源于《现代导航》期刊2015年03期）
丁浩,王建业,吕方旭[7]（2015）在《基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现》一文中研究指出为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路。该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID。在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的。防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等叁部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用。最后在FPGA开发平台上证明了该电路的可行性。(本文来源于《半导体技术》期刊2015年04期）
周文强,张金艺,周多,刘江[8]（2015）在《片上网络分组混合并行仲裁器的设计》一文中研究指出提出了适用于二维或叁维片上网络的分组混合并行仲裁策略,该策略对仲裁输入请求个数进行分组处理并实现了并行计算,同时结合了matrix和round robin两种仲裁策略各自的优势.基于此策略,提出了2种分组混合并行仲裁器,有效地改善了片上网络仲裁器在延时、最大工作频率、占用芯片资源等方面的性能指标.(本文来源于《微电子学与计算机》期刊2015年03期）
谢雨蒙[9]（2015）在《基于PCI协议的内部仲裁器的验证》一文中研究指出随着集成电路的不断发展,产品功能的多样性和系统的复杂性,使得设计验证必须更加严谨,我们必须更加努力的去保证设计的正确性。我们需要选择合适的验证方法和高效的验证平台,才能提高对复杂芯片验证的效率。PCI总线,是系统中常用的总线之一,从低端的移动领域到高端的处理器,我们都可以找到它的应用。为了满足应用要求,系统结构越来越复杂。但是,单一的PCI总线上,负载的设备数目是有限的。为了实现总线的扩展,通常使用桥设备,来形成分级的总线结构。为了能够支持这种复杂的总线结构,提高总线使用的效率,我们需要一种灵活的仲裁方法,来分配总线的使用权。验证工作,在当代集成电路设计中所占的时间和资源都远大于设计工作。所以本文主要的工作量也集中在验证部分。在建立验证方案后,最重要的工作就是搭建验证平台。本文搭建的验证平台,不仅仅是针对仲裁模块,而是适用于整个芯片的验证平台,需要能够支持整个芯片的所有验证工作。课题中对验证平台的结构、功能,和常用任务进行了详细描述。搭建验证平台也是本文的主要工作。本文研究的对象是一款PCI-PCI总线桥,先从芯片的实际应用环境和基本功能入手,简单介绍了相关的PCI协议。以固定优先级算法和循环优先级算法为基础,对其内部仲裁器算法进行研究。然后,从验证方法学的角度,提出了验证方案,并且建立了验证平台。最后使用Nc_verilog作为验证工具,通过仿真验证,验证了芯片内部仲裁器符合预期设计要求,根据覆盖率信息分析了验证工作的可靠性。并且对芯片初样进行了部分参数的测试。本文主要内容是第四章和第五章。主要的工作内容是芯片验证平台的搭建和对芯片内部仲裁器进行功能验证。验证平台的建立和对芯片内部仲裁器的验证,为其他验证工作和设计工作,提供了重要参考价值。最后,本文中的桥片,通过了Nc-verilog软件进行的前仿验证和后续的其他验证工作。结果证明,本文所选用的验证方式,满足了预期的验证要求。建立的验证方案,覆盖了芯片的功能验证要求,对芯片进行了科学合理的验证仿真。(本文来源于《西安电子科技大学》期刊2015-01-01）
吴睿振,杨银堂,张丽,周端[10]（2014）在《一种改进的高速彩票总线仲裁器》一文中研究指出随着半导体工艺的发展,片上系统(System-on-Chip,SoC)内部集成的不同功能IP(Intellectual Property)核越来越多。各IP核通过总线方式连接,多核同时抢占总线很大地制约了片上系统的性能。高效的总线仲裁器可以解决多核抢占总线引起的冲突和竞争问题,提升片上系统性能。该文提出一种改进的高速彩票总线仲裁器。使用4相双轨协议代替时钟实现彩票抽取机制以防止彩票丢弃,采用异步流水线交叉并行的工作方式以提升工作速度。在NINP(NonIdling and NonPreemptive)模型下通过65 nm CMOS工艺的Xilinx Virtex5板级验证,相比经典彩票仲裁器和动态自适应彩票仲裁器,具有更好的带宽分配功能,有效避免"撑死"和"饿死"现象,工作速度提高49.2%以上,具有一定的功耗优势,适用于有速度要求的多核片上系统。(本文来源于《电子与信息学报》期刊2014年08期）
仲裁器论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
Nuance通讯公司今日推出了认知仲裁器,这是一种新型人工智能(AI)能力,可解决当今互联世界最大的消费者挑战之一:即跨越不同服务及设备来学习并记忆特定功能和词汇表的需求。Nuance的认知仲裁器可通过覆盖汽车、智能家居和物联网(IoT)生态系统的单一界面来无缝连接并集成不同的虚拟助手、第叁方服务及内容,从而完成复杂的任务并提升用户体验。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
仲裁器论文参考文献
[1].王耀冬.基于FPGA的仲裁器PUF的实现[D].华中科技大学.2018
[2]..打造“超级虚拟助理”Nuance推全新认知仲裁器[J].电子元器件与信息技术.2018
[3].鲁帅.MPSoC中高性能异步仲裁器设计研究[D].西北大学.2016
[4].任秀江,施晶晶,谢向辉.一种环形网络的可扩展流水仲裁器设计[J].湖南大学学报(自然科学版).2015
[5].胡孔阳,胡海生,王梓.一种可配优先级Round-Robin仲裁器实现[J].中国集成电路.2015
[6].朱丽,蔡瑞.一种FIFO队列的总线仲裁器的设计[J].现代导航.2015
[7].丁浩,王建业,吕方旭.基于仲裁器PUF的SRAMFPGA防克隆技术设计与实现[J].半导体技术.2015
[8].周文强,张金艺,周多,刘江.片上网络分组混合并行仲裁器的设计[J].微电子学与计算机.2015
[9].谢雨蒙.基于PCI协议的内部仲裁器的验证[D].西安电子科技大学.2015
[10].吴睿振,杨银堂,张丽,周端.一种改进的高速彩票总线仲裁器[J].电子与信息学报.2014
论文知识图
