一、并联电压负反馈输入、输出电阻的讨论（论文文献综述）
张茂盛[1]（2021）在《碳化硅功率模块高速开关及近场电磁特性研究》文中进行了进一步梳理相比Si-IGBT器件,Si C-MOSFET器件在高频和大功率应用领域具备优异的低损耗、高速开关、能高温运行的性能优势,因此被期待在电网输配电、轨道交通和电动汽车（EV/HEV）等行业取代Si-IGBT器件的使用。为了满足这些行业对功率变换系统更大电流等级、更高开关频率、更高转换效率和更高功率密度的紧迫需求,高密度集成碳化硅功率模块正在成为碳化硅电力电子器件的重要发展方向,高密度集成碳化硅功率模块高速开关和高频工作性能优势的充分实现成为决定其市场应用突破的关键。EV/HEV应用中低压大电流（母线电压:200-600V、负载电流:200-600A）工作条件给基于碳化硅电力电子器件的高密度集成电控系统或者电力控制单元（Power Control Unit,PCU）性能优势的充分发挥带来严峻挑战。当前碳化硅功率模块工作中开通瞬态漏源极电压(v DS)波形第一阶段下降斜率(dv DS/dt)大约5V/ns左右,为了进一步提高碳化硅功率模块高速开关性能优势,对其开关瞬态波形特征和开关速度限制因素的研究非常重要。当前碳化硅功率模块工作时开关频率一般十几千赫兹（k Hz）左右,为了充分实现碳化硅功率模块的高频工作性能优势,在保持其高速开关特性的前提下进一步提升开关频率至关重要。然而,随着开关频率的增加,碳化硅功率模块高速开关和高频工作产生的电磁干扰（Electromagnetic Interference,EMI）问题日趋严峻。由于PCU的高功率密度集成,各组件被紧密的布局在一起,碳化硅功率模块EMI噪声增加的同时,EMI噪声增强引起的近场耦合干扰问题也开始显现,因此,对碳化硅功率模块近场电磁特性及其产生机制的研究也很必要。针对EV/HEV应用中高密度集成PCU中碳化硅功率模块可能存在的上述问题,本论文设计并制作了四款碳化硅功率模块（其中1200V/400A模块3款,1200V/200A模块1款）,研究了碳化硅功率芯片、模块结构、以及工作条件等因素对其高速开关和近场电磁特性的影响机理。在高速开关特性方面,开展了影响碳化硅功率模块高速开关性能和限制开关速度增加的关键因素的研究,这些关键因素包括:低压大电流工作条件、负反馈效应、模块方案及其结构设计等。在高频工作性能方面,搭建了buck和boost电路,研究了模块近场EMI噪声的频谱特征及其在近场区域的分布规律。通过这些研究工作的开展,本论文最终揭示了低压大电流工作条件下碳化硅功率模块不同结构设计对其高速开关和近场电磁特性的影响机理,研究成果及其创新点如下:（1）针对EV/HEV应用低压大电流工作场景中增加开通速度降低模块损耗受模块开通瞬态v DS波形下降快慢制约的问题,本文基于模块的不同设计探究了低压大电流工作条件、碳化硅功率芯片和模块结构等因素对开关瞬态v DS波形的影响规律,揭示了影响模块高速开通的v DS波形平台特征的产生机制,阐明了随开通速度增加v DS波形在线性下降区尾端呈现非线性下降特征的机理。相比碳化硅功率芯片的不同,模块结构设计的不同对模块开通瞬态v DS波形特征产生了明显的影响。模块结构对v DS波形特征的影响随着母线电压降低而减弱,随着开通速度增加而增强。如果开通速度足够快,在较高母线电压条件下漏源极电压波形分阶段下降的特征将变得不明显;在较低母线电压条件下v DS下降波形将出现平台特征,且随着输出负载电流增加v DS波形下降时的平台特征会更加明显。开通瞬态v DS波形的平台特征阻止了v DS波形的快速下降,导致在EV/HEV应用中通过增加开关速度来降低碳化硅功率模块损耗受到制约。在低压大电流工作条件下,当碳化硅功率模块开通速度较高(比如di DS/dt高于2.64A/ns)时v DS波形下降第一阶段（τ1（on））和栅源极电压(vgs)波形米勒平台对应时间段重合,在这个重合时间段内vgs波形米勒平台效应能够被反映到v DS波形上形成平台特征;当开通速度较低时栅vgs波形米勒平台对应时间段出现在τ1（on）时间段之后且两者彼此分离,v DS波形无法形成平台特征。在高压（高母线电压）和高开通速度工作条件下缩短的τ1（on）和后延的米勒平台导致vgs波形米勒平台对应时间段和τ1（on）时间段彼此分离,v DS波形上不仅无法形成平台特征,还使得v DS波形分阶段下降的特征变得不明显。开通瞬态模块上桥v DS波形平台高于下桥的现象归结于模块内部上桥漏-源极路径和功率主回路的共用路径不同于下桥漏-源极路径和功率主回路的共用路径,且上桥共用路径的寄生电感高于下桥。本文的研究也暗示了降低62mm标准外形功率模块上桥漏-源极路径和功率主回路共用路径的寄生电感可减小上下桥v DS波形平台特征的差异。本文的研究还进一步阐明了开通瞬态v DS波形随开通速度增加在其线性下降区尾端呈现非线性下降波形特征的产生机理。随着开通速度增加,以栅源极电压(vgs)表达式作为解的二次方程式所对应的判别式的极性由正变负,相应的,模块在τ1（on）阶段v DS波形下降斜率(dv DS/dt)的解析表达式也发生了彻底的改变,结果其在接近τ1（on）阶段终点时由一个常量改变成了一个变量,该变量在接近τ1（on）阶段终点出现的快速减小导致了v DS波形在线性下降区尾端呈现非线性下降波形特征。（2）针对负反馈效应对碳化硅功率模块高速开关特性的影响,本文设计了不同的共源路径方案及其模块结构;搭建了米勒电容和共源电感负反馈的等效电路模型;通过开通瞬态特性的仿真、解析建模分析和实验开展负反馈机理研究;揭示了最小化共源路径模块上下桥vgs波形不同特征负电压尖峰的产生机制;提炼了模块开通瞬态最大电流变化率(di DS/dt)的定量约束条件;提出的最小化共源路径设计方法显着提升了模块允许的最高开关速度。针对最小化共源路径碳化硅功率模块因米勒电容负反馈产生的上桥vgs波形负电压尖峰特征不同于下桥的现象(上桥vgs波形负电压尖峰中叠加了一个83.3MHz的高频振荡而下桥vgs波形则无高频振荡叠加),本文将开通瞬态米勒电容的负反馈等效成由漏-源极功率主回路注入到栅-源极回路的一个短时脉冲电流源(i D→G),模块上下桥栅-源极路径布局方案及其结构设计的不同导致上桥米勒电容负反馈所对应的等效电路拓扑结构不同于下桥,在模块上桥等效电路拓扑结构中i D→G与由寄生电感和栅源极驱动回路总电阻组成的串联支路并联后再和寄生电容构成串联回路;而在模块下桥等效电路拓扑结构中i D→G与栅源极驱动回路总电阻并联后再和寄生电感和寄生电容构成串联回路。本文提出的等效电路模型揭示了模块上桥vgs波形过低负电压尖峰特征不同下桥的产生机制。本文对碳化硅功率模块开通瞬态v DS波形的下降过程进行解析建模,对模块共源路径和米勒电容在开通瞬态的负反馈进行解析建模和仿真计算,通过对实验和解析仿真计算结果的对比分析,揭示了碳化硅功率模块共源路径结构设计不同对其开通瞬态允许的最高开通速度(di DS/dt)的影响规律。对于最小化共源路径设计的模块,随着开通速度增加,模块v DS波形下降第一阶段（τ1（on））的下降斜率快速增加,当模块v DS波形在第一阶段的下降斜率增加到约等于第二阶段（τ2（on））的下降斜率时,即v DS波形两阶段下降特征改变成近似单一阶段下降特征时,模块vgs波形将出现过低负电压尖峰特征,模块开通速度(di DS/dt)的继续增加受到明显的限制;然而,对于含有额外共源路径设计的模块,其v DS波形在τ1（on）阶段的下降斜率远低于τ2（on）阶段的下降斜率时,模块vgs波形就出现负电压尖峰特征,di DS/dt的继续增加就被限制。经实验验证,本文提出的最小化共源路径优化设计将模块开通时允许的最高di DS/dt提升了50%以上。（3）针对EMI噪声随开关速度和开关频率增加而升高,以及PCU高密度集成引起EMI噪声近场耦合失效的问题,本文揭示了碳化硅功率模块近场EMI噪声频谱及其在近场区域的分布规律;阐明了碳化硅功率模块结构设计对其近场电磁特性的影响机理;提出的最小化共源路径方案明显改善模块的近场电磁特性,提出的基于最小化共源路径方案的高对称性栅-源极路径结构设计明显降低了模块在buck电路工作中产生的高频段噪声。碳化硅功率模块近场EMI噪声按频率可被分为两类,30-120MHz的近场EMI噪声为低频段噪声（LFR）,主要分布于模块漏源极功率电极所对应的近场区域,由模块内部漏-源极路径和模块功率电极构成的天线结构产生,开关瞬态漏源极电流变化特征对该频段的近场EMI噪声影响较大;而120-500MHz的近场EMI噪声为高频段噪声（HFR）,主要分布于模块栅源极信号端子所对应的近场区域,由模块内部栅-源极路径和模块栅源极信号端子构成的天线结构产生,开关瞬态栅源极电压变化特征对该频段的近场EMI噪声影响较大。模块内部结构栅-源极路径和漏-源极路径彼此被分隔开的最小化共源路径设计方案可以明显改善模块的近场电磁特性,消除模块在500-900MHz频率带的异常EMI噪声。提高并联芯片栅-源极路径的均一性可以降低模块的HFR,提高并联芯片漏-源极路径的均一性可以降低模块的LFR。相比最小化共源路径设计方案,本文提出的基于最小化共源路径方案的高对称性栅-源路径结构设计将模块上桥内部并联芯片栅-源极路径均一性提高了27.10%,在开关频率为10k Hz和100k Hz的buck电路中工作时基于最小化共源路径方案的高对称性栅-源路径结构设计将模块的HFR分别降低了8.25%和11.07%。本论文的研究成果为充分发挥碳化硅功率模块高速开关和高频性能优势提供了有益的理论基础和实践借鉴,为碳化硅功率模块的设计及其与EV/HEV的高功率密度集成PCU的协同化设计提供了新的思路。
方韵[2]（2021）在《基于环形振荡器的CMOS高速高可靠性时钟电路研究》文中提出CMOS环形振荡器因其低功耗、宽调谐范围、小面积且易于重构等优点,被运用于各种集成电路系统中。然而其相位噪声性能和可靠性是制约它被进一步应用的因素。本文主要结合GHz范围射频收发机等应用场景,对环形振荡器及其重构电路从稳定性理论、电路设计技术和系统架构等多个维度开展可靠性关键技术研究。围绕这一主题,本文完成了除二分频器,八相位不交叠时钟发生器和数字控制振荡器这三款时钟产生电路的可靠性分析、设计及实测验证。论文的主要工作和创新点如下:由于现有环形振荡器起振理论存在难以同时准确预测和给予实际参数优化指导的缺点,本文首次针对基于环形振荡器的注入锁定分频器提出了一种新型可靠性理论分析。根据本理论改进的注入锁定分频器获得了锁定范围和可靠起振特性的合理折中。蒙特卡罗仿真验证了该改进电路能够消除传统电路潜在的无法起振的缺陷。该二分频电路实现了4相位正交输出,并在TSMC 0.18μm CMOS工艺下流片验证。电路在不同供电电压和整个工业温度下均能稳定起振,最高锁定范围达147%,消耗的功耗为0.25 mW。本文针对基于环形振荡器的八相位时钟生成器提出了占空比不平衡矫正电路,减轻了其应用于混频器优先接收机时的谐波回叠现象。该电路通过在每两个单元中插入多路选择器,在维持输出频率的同时,减轻了占空比不平衡现象。相关的蒙特卡罗仿真显示该矫正电路不仅矫正了占空比偏差,而且在各种工艺偏差下都可正常工作。这个带不平衡矫正的八相位时钟生成器经过标准GSMC 0.13μm的CMOS工艺下流片验证,最高可在2.5 GHz的频率下工作,1.2 V供电电压下的功耗仅为2.4 mW。本文还针对多波段数字阵列雷达系统这一应用背景,探索了小面积、大带宽、高线性度、高可靠性的数字控制振荡器。得益于负反馈架构,该振荡器对工艺电压温度偏差不敏感。本文还首次提出了针对该电路的线性度校准技术。提出的数字控制振荡器采用了基于电阻阵列的一点校准方案,并在标准SMIC 55 nm的CMOS工艺下流片验证。实测工作范围是1.3至2.5 GHz,调谐范围为64%,总面积仅为0.04 mm2。该振荡器的粗调调谐曲线表现出很高的线性度,INL为4.64 LSB,仅为普通数字控制振荡器的43%。
缪哲语[3]（2021）在《高功率宽范围LLC谐振变换器研究》文中认为LLC谐振变换器具有高效率、高功率密度等优点,被广泛应用于新能源发电、电动汽车、服务器电源等热点应用中,且其中相当多的场景要求变换器具有宽增益范围调节能力。然而,传统LLC变换器的增益调节能力有限,难以在实现宽增益调节能力的同时兼具高工作效率。提升LLC变换器在宽增益范围下的工作效率,特别是对于中高功率系统,能提升设备性能及系统可靠性、降低电能损耗并带来显着经济收益。本文以中高功率宽增益范围LLC变换器为研究对象,针对其宽增益范围拓展性、高电压/大电流适应性等关键特性,深入分析拓扑结构和控制方法,探索如何在拓宽变换器增益范围的同时仍保持高效率,并且提出了若干解决思路和方案。首先,本文针对传统全桥LLC变换器提出一种高增益变频-移相不对称-倍频脉宽调制的平滑柔性变模态控制策略,大幅拓宽变换器的电压增益范围,并保证增益全范围内原边开关管零电压开通,拓宽具有副边整流管零电流关断的增益范围,实现宽范围下的高效率。所提控制方法具有平滑无切换的控制逻辑,工作过程中无暂态过冲量。同时,本文详细说明了控制中所涉及子模态的状态机匹配及过渡方法,并基于所建立的理论分析与数字化计算结合的设计平台,给出了所提宽范围LLC变换器方案的参数设计方法和工程实现细节。样机的增益与效率结果证明了方案的有效性。其次,本文针对高功率、高电压、宽增益范围的应用场景,提出箝位桥组合型多电平LLC变换器并对其高效率宽范围控制方法进行了深入研究。本文详细分析了箝位桥组合型多电平LLC变换器的各种子工作模态,提出了全桥等效控制模式及多电平控制模式并统一了多电平变换器的柔性变模态设计、分析方法。针对箝位桥组合型多电平LLC变换器所提出的宽范围变模态控制方法充分利用了多电平变换器开关状态较多、工作模态丰富的特性,并且兼顾电压平衡、软开关等限制,在拓展增益范围的同时保证了全控制范围的高工作效率,提升了多电平变换器的工作特性。实验结果表明,所提的多模态控制的多电平LLC变换器不仅能够实现全电压增益调节范围,而且在整个工作范围都具有较高的运行效率。其适用于高电压宽增益应用,可以高效替代相应系统中的两级DC/DC宽调压变换器。然后,本文以高功率多通道串联桥式三电平LLC变换器为对象进行了多电平LLC变换器的多模态多通道优化研究。本文在深入分析多通道LLC变换器交错并联特性的基础上,提出了多模态控制型交错并联方法,并分析了LLC变换器交错并联的收益与代价。此外,针对这一多电平多通道并联变换器系统,本文引入上层优化控制器来调度不同负载下系统的运行模式,并结合单通道的多模态联合优化,提升了系统在宽增益范围、宽功率范围负载下的工作效率。本文实现了一台额定输入750V、额定输出100V/200A/20k W、四通道并联的串联桥式三电平LLC变换器样机,并在这台样机上实现了多模态宽范围控制、多通道交错并联、多通道负载优化等控制逻辑。实验结果表明,采用多通道交错并联、自适应负载优化等控制方法能够减小LLC变换器的电流纹波、提升系统工作效率。最后,本文对比了宽范围应用中移相全桥变换器与宽范围LLC变换器的工作特性及优劣,并以一个双向开关PFC+全桥LLC结构的宽输入两级式电源系统为研究示例,建立了优化模型,计算说明通过在LLC环节引入多模态控制可以提升两级式系统在宽增益点的工作效率。实验结果表明增益优化设计的两级式系统在宽增益点工作时效率有明显的提升,验证了所提出的两级式系统优化方法的有效性。本文以增益、损耗分析为基础,采用多模态、柔性变模态思想,对传统LLC变换器进行控制升级,使LLC变换器在宽增益范围内高效率工作成为现实,且所提控制方法具有平滑的控制过程,使变换器在宽范围工作过程中无暂态过冲量。相关分析对其他宽范围DC/DC、DC/AC变换器的高效率设计与优化也具有参考意义。
朱岛[4]（2021）在《高速自适应CTLE的研究与芯片设计》文中研究表明随着电子通信系统的进一步发展和数据的大量产生,人们对数据传输速率的要求也越来越高。由于并行传输不能满足日益增长的数据传输速率的要求,SerDes技术逐渐成为人们的首要选择。然而,有线传输信道存在介质损耗、趋肤效应等非理想因素,这些非理性因素会导致信号的失真,严重降低了接受端的信号质量。为了恢复接收端的信号质量,均衡技术便成了高速SerDes系统中必不可少的一部分。在传输速率不断提升的趋势下,本文研究的高速自适应均衡器对于高速串行通信系统的传输有重要的意义。本文设计了一款均衡速率为10Gbps的自适应连续时间线性均衡器,该芯片由连续时间线性均衡器模块、输出缓冲模块和自适应模块组成。其中信道衰减使用了ADS仿真的FR-4 PCB板材的S参数。在连续时间线性均衡器（CTLE）中为了扩展带宽采用了电感峰化、有源负反馈和源极退化等结构,其中电感峰化采用有源电感结构,减小面积的同时实现了均衡器的高频可调。均衡器使用两级均衡单元级联的方式提升增益,第一级采用双输入结构提升增益可调范围。自适应模块采用频谱均衡技术,通过对高频和低频的平均功率进行比较,产生控制均衡器均衡能力的电压,达到调整增益大小的效果。输出缓冲器模块采用三级放大器级联的结构,使用f T倍频器结构减小输入电容,并运用感应峰化和有源负反馈等结构扩展缓冲器的带宽。最后采用0.18μm CMOS的工艺完成了整体电路的版图,通过链路的后仿真验证,在10Gbps的信号速率下通过50cm长的模拟信道,该信道在5GHz的频率处衰减为-14.24d B,传输链路的输出眼高为250m Vdiffp-p,输出抖动为0.35UI。整个芯片的面积为760×365μm2,均衡器电路的功耗为11.89m W。
王永良[5]（2021）在《超导量子干涉仪磁传感器电路关键技术研究》文中指出超导量子干涉仪（Superconducting Quantum Interference Device,SQUID）磁传感器是目前工程实用化中最灵敏的磁传感器之一,已广泛应用于生物磁学、地球物理等研究领域的微弱磁信号探测系统中,如心磁仪、脑磁图仪、超导全张量磁梯度测量装置等。SQUID磁传感器系统由SQUID低温电路、室温读出电路、低温恒温器、及外围设备构成,涉及超导电路设计和参数优化、高性能读出电路设计、无屏蔽环境下SQUID传感器系统电磁兼容等电路技术问题。为了提高SQUID磁传感器的工程化应用水平,本文从器件、电路、系统三个层面开展关键技术研究。首先,开展了超导量子干涉混合电路通用分析技术研究。提出了通用的网孔电流分析方法,采用超导宏观波函数描述元件和网孔电流的关系,可直接获得超导量子干涉电路的统一电路方程,并建立通用动力学模型。电路方程和动力学模型揭示了超导量子干涉电路的内部微波干涉机理,用于SQUID静态工作特性的仿真计算,指导器件参数优化。其次,开展了 SQUID线性化读出电路技术研究。提出了基于SQUID磁通反馈运算放大器模型的读出电路设计方法,相比传统基于积分器的磁通锁定环路（Flux-Locked Loop,FLL）模型更具一般性和灵活性。基于SQUID运算放大器模型,成功实现了只需2个运算放大器的高摆率读出电路,摆率达到106Φ0/S;实现了基于比例反馈自动复位的大量程读出电路,误差低于0.1Φ0;实现了实用化的双级SQUID低噪声读出电路,测得电路噪声水平低于1μΦ0/√Hz,解决了以往双级SQUID读出电路中存在的多工作点问题。最后,开展了多通道SQUID磁传感器系统集成技术研究。提出了多通道SQUID磁传感器一体化集成设计方案。一体化集成方案采用小型化、数字化、光电隔离的读出电路设计,将整个基于SQUID的运算放大电路嵌入到低温恒温器中,实现与外部设备的电磁兼容,提高SQUID磁传感器在无屏蔽环境下的抗干扰能力。一体化系统集成技术成功应用于多通道无屏蔽心磁图仪和航空超导全张量磁梯度测量装置中,实现了应用演示。本文通过SQUID磁传感器电路关键技术研究,形成了包括超导器件分析、读出电路设计、及系统集成的通用电路理论和方法,为SQUID磁传感器系统开发提供了完整的技术解决方案,对推动SQUID磁探测系统的工程化应用具有重要的意义。
时家惠[6]（2021）在《宽带射频接收前端模组关键电路的研究与设计》文中认为随着无线通信技术的迅速发展,越来越多的通信标准被相继制定,同时市场对于无线通信设备的多功能化和小体积化追求日益提高。因此,能够兼容多种通信标准的高性能射频收发机系统设计成为一项极具挑战的任务,受到国内外各界的广泛研究。基于上述背景,射频前端模组（RFFEM）由于兼具高性能和高集成度优势,已成为目前射频收发机系统的主流解决方案。此外,随着工艺技术发展,绝缘体上硅（SOI）CMOS工艺制程日渐成熟,且其具有优良的高频性能,低成本和便于集成等优势,目前在RFFEM电路模块的设计中占据重要地位。本文基于GF 130nm SOI CMOS工艺,针对适用于GSM/WCDMA/LTE多模蜂窝通信的宽带射频接收前端模组中的低噪声放大器（LNA）和单刀双掷射频收发（SPDTTRX）开关进行相关研究与设计验证。针对宽带LNA的设计,本文设计了一款采用栅电感补偿的共源LNA电路结构。基于电阻共模负反馈的电流复用共源放大结构,在较低功耗下实现了目标增益。同时,结合电阻负反馈和源极跟随有源负反馈结构,为宽带输入匹配提供更大设计灵活性。此外,共源放大组态的栅极引入补偿电感,有效缓解了输入端寄生电容带来的高频性能恶化,实现增益平坦化和带宽进一步拓展。所设计的LNA电路在1.2 V电源电压下功耗仅为3.3 mW,芯片面积为0.72 mm2。后仿结果表明,在0.5 GHz-3 GHz频带范围内,输入输出匹配良好,实现了 12.7 dB±0.73 dB的极平坦的电压增益,在2.8 GHz处实现3.04 dB的最佳噪声系数,1.1 GHz处实现-9.32 dBm的最大输入三阶交调点。针对SPDT TRX开关的设计,本文结合多晶体管堆叠技术和体自偏置技术,实现了 SOI CMOS工艺上的高性能开关电路设计。串并联支路的多晶体管堆叠设计,解决了 MOS管漏源击穿电压（BVdss）较低导致的开关功率承载能力差的问题。二极管连接的MOS管的体自偏置技术的引入,实现了体端电压的动态自偏置,有效提升了开关的插入损耗和线性度性能,且极大简化了控制电路结构。所设计的SPDTTRX开关已完成流片和PCB测试板设计,COB测试结果为:在0.5 GHz-3 GHz频率范围内,插入损耗为0.22 dB-0.29dB,隔离度均优于25 dB。在900 MHz频率处的0.1 dB压缩点为38.3 dBm;输入信号为33 dBm时,2HD、3HD 分别为 92 dBc、79 dBc。
张佳星[7]（2021）在《基于自调零技术的轨到轨输出运算放大器研究与设计》文中指出运算放大器常常被用在反馈系统中,进而实现丰富多彩的功能,例如I-V转换和仪表测量等。实际的运放产品却不可能达到理想运放一样的零输入失调电压,零输出阻抗等性能,而且某些参数指标被证明是冲突的,这需要设计人员对此进行折衷。在这些参数指标中,运算放大器的输入失调电压在许多应用场合中,尤其是高精度应用中会带来严重的误差,甚至导致运放无法正常使用,因此降低输入失调电压是十分有必要的;另外,在某些领域要求运算放大器的输出电压能够接近轨到轨输出电压范围。因此本文设计了一种极低失调电压的轨到轨输出运算放大器。本论文首先介绍了运算放大器的背景及其基本知识框架,然后重点研究当今运放的低失调电压技术。在传统斩波运放的研究基础上,本文通过利用自调零技术,省去了低通滤波器,且使得运放具有极低的失调电压。整体运放由主体运放、两个失调补偿模块、基准电流源、振荡器以及逻辑关断电路构成。主体运放可划分为三级:第一级的斩波输入级由两个斩波器以及折叠式Cascode运放构成;第二级只为提供低频段增益;第三级的输出级为了实现轨到轨的输出范围而采用AB类输出级,为了使输出级有一个确定的静态电流,而使用了跨导线性环技术。两个失调补偿模块能使主体运放的失调电压大大降低,为了得到理论值在3μV以下的输入失调电压,会额外考虑中间增益级以及失调补偿模块额外引入的失调电压量,并进一步利用自调零技术来消除这些模块失调电压的贡献量。基准电流源本质上是通过一个与正温度系数的电流叠加一个负温度系数的电流来得到。在本设计中,不管是自调零技术还是斩波技术,都需要一个方波信号来控制开关MOS管的通与断,因此还需要设计一个振荡器。本论文基于0.35μm BCD工艺来设计电路,以Cadence的Virtuoso来搭建电路和用spectre来仿真电路。经过不断调试和改进,本设计的运放输入失调电压典型值低至1.3μV,相位裕度在61°,增益带宽积能接近1.1 MHz,并且输出接近轨到轨输出范围。
毛晨曦[8]（2021）在《微波/毫米波收发芯片关键技术研究与设计》文中进行了进一步梳理由于相控阵技术的多波束形成及波束快速扫描能力,使得有源相控阵系统在雷达、通信领域中得到广泛的应用。收发芯片作为有源相控阵系统中的关键部分,其成本、体积、性能对整个雷达系统将起决定性作用,成为了研究的热点之一。本文利用Ⅲ-Ⅴ半导体在频率、性能体现出的优势,针对应用于卫星通信的Ka波段,基于稳懋（Win）PP15工艺,研究并设计了一款集成低噪声放大器、功率放大器、开关的收发一体多功能芯片;针对C、X、Ku多个波段,基于国产三安光电SANAN-IC P15LN工艺,研究并设计了一款宽带低噪声放大器芯片,为射频前端芯片在宽带上的应用做了有益探索。主要研究工作如下:1.针对宽带低噪声放大器在6-18GHz频带内出现增益滚降的现象,采用RLC并联负反馈网络使得增益在频带内呈现正斜率,改善整个电路的平坦度。同时,采用源极负反馈及并联峰化技术减小寄生参数的影响,达到扩展带宽以及改善匹配的目的,在满足低噪声的前提下具备一定的输出功率。最终,仿真结果表明宽带低噪声放大器噪声系数小于1.4,增益带内平坦度±0.6dB,1dB压缩输出功率15dBm,带内回波损耗优于10dB。2.针对开关插损、隔离度对收发一体多功能芯片的影响,在确保信号控制功能和隔离度的前提条件下,减小了开关发射支路的插损,增大了开关的输入1dB压缩点功率,避免了开关的非线性对多功能芯片线性度的影响。最终仿真结果表明,该开关接收支路插损小于0.9dB,发射支路插损小于0.4dB,隔离度大于18dB。3.针对放大器增益的高低温波动,设计了一款温度补偿衰减器补偿放大器增益波动,在高低温下实现9dB的衰减范围,经流片测试后积累设计经验。利用此原理,在收发一体多功能芯片的接收链路设计中,集成了温度补偿衰减器,通过外接电源电压控制其工作状态,最终在33-36GHz工作频带内实现5dB衰减范围。4.针对放大器输出功率,分析了合成网络、匹配方式、最佳阻抗点选择等方面对输出功率、效率的影响。最终仿真结果表明,发射支路饱和输出功率大于28dBm,效率大于20%。综合考虑单元模块之间的相互影响、端口阻抗、版图布局等因素完成收发一体多功能芯片的集成设计。最终完成流片测试,对比仿真与测试结果之间的差别以及造成误差的原因。
冷斌[9]（2021）在《基于CMOS工艺射频前端幅频电路的研究与设计》文中提出伴随着移动通信的飞速发展,相控阵技术凭借灵活快速的波束成形和波束扫描等特点愈发热门,而射频前端芯片作为相控阵中不可缺少的关键模块有着重要的研究意义。同时,CMOS工艺凭借着低成本,高集成度等优点在微波毫米波集成电路领域备受关注,因此本文基于CMOS工艺针对射频前端芯片中的幅频电路进行了深入研究。文中先是对衰减器和混频器的相关知识做了介绍与分析,包括各自模块的基本原理,性能参数以及基本结构。之后根据前文对于基本结构的介绍,针对衰减器的插入损耗、线性度、附加相移以及混频器的增益与线性度提出了相应的优化结构,为后文具体的衰减器与混频器的设计打下了理论基础。通过之前的理论知识累积,本文先是针对应用于下一代移动通信系统的多通道相控阵中衰减器模块进行了研究与设计。为优化开关内嵌式衰减器固有的附加相移,引入了并联支路的旁路电容并通过简化的T型结构减小衰减器的插入损耗,最后在65nm CMOS工艺下实现了一款六位无源衰减器,其中附加相移小于3°,衰减误差小于0.3dB,具有低相移高精度的优点,验证了所采用衰减器结构的合理性。最后,在应用于Ka波段的收发机射频前端芯片中同样基于65nm CMOS工艺设计了一款高线性度高隔离度的宽带下混频器。为满足系统对于线性度与宽带的要求,采用了环形无源混频器结构作为混频器核心,在第二级通过共源级buffer进行增益补偿,最后一级通过有源巴伦输出节省芯片面积降低成本。经过流片测试的混频器芯片能在射频频率为27GHz,本振频率为21GHz时,电压转换增益（VCG）达到-3.5dB,IP1dB为-2dBm,3dB中频带宽覆盖整个中频频带,并且LO-RF和LO-IF的隔离度都大于45dB。
郑其进[10]（2021）在《高线性度射频驱动放大器的研究与设计》文中研究表明随着社会的的发展,远程医疗、网络直播、智慧工业、物联网等发展应用给移动网络带来了新的机遇与挑战。要从根本上消除人民群众对于移动互联网日益扩大的数据需求和有限的通信设备数据处理能力之间的矛盾,最好的途径就是利用宽带高频信号来进行移动通信,自然也促进了5G通信的快速发展。通常把拥有高增益、高线性度、良好驻波系数的驱动放大器作为功率放大器的前级,把系统中的小功率信号进行放大后驱动末级功率放大器,才能保证末级功率放大器输出足够高的功率。在通信系统中,高线性度驱动放大器在同样输出功率下具有更小的非线性失真,所以设计高线性度、宽带、高功率、优良稳定性的增益模块具有重要的现实意义。首先,本文阐述了不同材料不同工作特性的晶体管工艺,随后介绍了放大器的一些基础理论,并结合理论对常用的的电路构架进行详细的分析。最终采用不同的电路构架,设计了两款基于Ga As HBT工艺面向不同应用的Sub 6G驱动放大器。针对基站高功率应用,采用功率处理能力强的共射放大电路,结合提高线性度的有源偏置电路,最终设计了一款高线性度、中等增益的驱动放大器。接下来设计了一款面向移动射频终端,具有高增益、宽频带、低功耗、优良线性度的驱动放大器。为了满足增益需求,选取达林顿复合管作为放大电路,同时为克服传统偏置电路静态工作点不稳定问题,设计并优化了具有低环境敏感度的自适应有源偏置电路。本设计采用ADS软件,对电路原理图进行设计仿真并优化,绘制版图并作EM仿真,最终进行流片验证。芯片实测结果表明两款放大器均能满足设计指标,高线性度放大器输出P1dB在26dBm以上,输出OIP3在40dBm以上,驻波系数小于2。高增益放大器输出OIP3在29.5dBm以上,增益全频带大于19dB,通过高低温环境下测试结果来看,本设计采用的有源偏置电路起到明显的作用。通过对两款放大器的设计我们认识到,射频电路的设计同样满足模拟八边形法则,怎么进行性能指标的取舍平衡至关重要。
二、并联电压负反馈输入、输出电阻的讨论（论文开题报告）
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
本文主要提出一款精简64位RISC处理器存储管理单元结构并详细分析其设计过程。在该MMU结构中,TLB采用叁个分离的TLB,TLB采用基于内容查找的相联存储器并行查找,支持粗粒度为64KB和细粒度为4KB两种页面大小,采用多级分层页表结构映射地址空间,并详细论述了四级页表转换过程,TLB结构组织等。该MMU结构将作为该处理器存储系统实现的一个重要组成部分。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
三、并联电压负反馈输入、输出电阻的讨论（论文提纲范文）
（1）碳化硅功率模块高速开关及近场电磁特性研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 碳化硅电力电子器件特性及其应用现状 |
| 1.1.1 碳化硅器件特性 |
| 1.1.2 电网行业应用进展 |
| 1.1.3 轨道交通行业应用研究进展 |
| 1.1.4 电动汽车行业应用进展 |
| 1.2 碳化硅功率模块研究现状 |
| 1.2.1 模块封装工艺及其结构设计研究现状 |
| 1.2.2 高速开关特性研究现状 |
| 1.2.3 高频工作性能研究现状 |
| 1.3 本论文选题意义及其主要研究内容 |
| 1.3.1 选题意义 |
| 1.3.2 主要研究内容 |
| 第2章 碳化硅功率模块结构设计及其制作 |
| 2.1 双脉冲测试电路及商业碳化硅功率模块开关特性测试 |
| 2.1.1 双脉冲测试电路原理 |
| 2.1.2 双脉冲测试平台介绍 |
| 2.1.3 碳化硅功率模块开关瞬态介绍 |
| 2.1.4 Wolfspeed公司功率模块开关瞬态实测波形 |
| 2.2 碳化硅功率模块设计 |
| 2.2.1 开关速度设计 |
| 2.2.2 DBC结构设计 |
| 2.2.3 内部结构布局设计 |
| 2.2.4 内部结构三维设计 |
| 2.3 碳化硅功率模块制作 |
| 2.3.1 制作工艺介绍 |
| 2.3.2 模块样品 |
| 2.4 本章小结 |
| 第3章 低压大电流工作条件对碳化硅功率模块高速开关特性的影响 |
| 3.1 开通瞬态漏源极电压波形特征对比 |
| 3.1.1 较高母线电压工作条件下漏源极电压波形特征 |
| 3.1.2 低母线电压工作条件下漏源极电压波形特征 |
| 3.1.3 较低母线电压和高负载电流工作条件下的漏源极电压平台特征 |
| 3.2 仿真研究漏源极电压平台特征 |
| 3.2.1 漏源极电压波形仿真研究 |
| 3.2.2 漏源极电压平台产生机制 |
| 3.3 仿真研究上桥漏源极电压平台高于下桥 |
| 3.3.1 模块上桥和下桥漏-源极路径的差异 |
| 3.3.2 上下桥漏源极电压波形不同平台特征的产生机制 |
| 3.4 关断瞬态漏源极电压波形研究 |
| 3.5 本章小结 |
| 第4章 米勒电容负反馈对碳化硅功率模块高速开关特性的影响 |
| 4.1 开通瞬态栅源极电压波形对比 |
| 4.1.1 开通瞬态四款模块栅源极电压波形对比 |
| 4.1.2 模块D在不同工作条件下的栅源极电压波形对比 |
| 4.2 栅源极过低负电压尖峰影响的建模及其仿真研究 |
| 4.2.1 米勒电容负反馈效应的等效电路模型 |
| 4.2.2 栅源极电压波形过低负电压尖峰特征的仿真结果及其对比 |
| 4.3 验证栅源极电压波形负电压尖峰产生机制 |
| 4.3.1 验证实验及其对比 |
| 4.3.2 仿真验证 |
| 4.4 负反馈效应对关断瞬态栅源极电压波形的影响 |
| 4.4.1 不同模块关断瞬态波形对比 |
| 4.4.2 关断速度相关的负反馈增强的影响 |
| 4.4.3 负载电流相关的负反馈增强的影响 |
| 4.4.4 输出功率相关的负反馈增强的影响 |
| 4.5 本章小结 |
| 第5章 碳化硅功率模块结构对其高速开关特性的影响 |
| 5.1 模块开通过程解析建模 |
| 5.1.1 漏源极电压波形第一阶段下降过程建模(从t_1到t_2) |
| 5.1.2 漏源极电压波形第二阶段下降过程建模(从t_2到t_3) |
| 5.2 模块B和模块D开通瞬态波形特征变化趋势 |
| 5.2.1 开通瞬态波形特征随开通速度增加的变化趋势 |
| 5.2.2 开通瞬态波形特征随母线电压增加的变化趋势 |
| 5.2.3 开通瞬态波形特征随负载电流增加的变化趋势 |
| 5.2.4 模块结构设计不同对其开通瞬态波形特征变化趋势的影响 |
| 5.3 模块开通瞬态的解析计算和仿真分析 |
| 5.3.1 解析分析τ_1(on)阶段漏源极电压波形线性下降特征改变的产生机制 |
| 5.3.2 模块栅源极电压波形随漏源极电压波形变化而呈现的相关性 |
| 5.4 本章小结 |
| 第6章 模块结构设计对其近场电磁特性的影响 |
| 6.1 电机驱动控制系统EMI问题研究现状 |
| 6.1.1 传导EMI噪声产生机制 |
| 6.1.2 传导EMI噪声解决方法 |
| 6.1.3 近场EMI噪声研究现状 |
| 6.2 近场EMI噪声测试平台介绍 |
| 6.3 模块B近场电磁特性 |
| 6.3.1 模块B在测试电路中工作波形 |
| 6.3.2 模块B近场EMI噪声及其分布特征 |
| 6.4 模块C近场电磁特性 |
| 6.4.1 模块C在buck电路中工作波形 |
| 6.4.2 模块C近场EMI噪声及其分布特征 |
| 6.5 模块D近场电磁特性 |
| 6.5.1 模块D在测试电路中工作波形 |
| 6.5.2 模块D近场EMI噪声及其分布特征 |
| 6.6 模块近场电磁特性影响机理 |
| 6.6.1 模块近场EMI噪声对比 |
| 6.6.2 buck电路条件下模块开关瞬态波形特征对近场EMI噪声影响 |
| 6.6.3 boost电路条件下模块开关瞬态波形特征对近场EMI噪声影响 |
| 6.6.4 共源路径方案及其模块结构设计对近场电磁特性的影响 |
| 6.7 本章小结 |
| 第7章 结论及展望 |
| 7. 1本论文工作总结 |
| 7.2 后续工作展望 |
| 参考文献 |
| 作者简历及在学期间所取得的科研成果 |
（2）基于环形振荡器的CMOS高速高可靠性时钟电路研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 缩写、符号清单、术语表 |
| 1 绪论 |
| 1.1 研究背景及意义 |
| 1.2 CMOS振荡器的挑战 |
| 1.3 CMOS振荡器的研究现状 |
| 1.3.1 LC振荡器的研究现状 |
| 1.3.2 环形振荡器的研究现状 |
| 1.4 本文研究内容和目标 |
| 2 高速时钟电路基础 |
| 2.1 振荡器概述 |
| 2.2 振荡器相位噪声模型 |
| 2.2.1 Leeson模型 |
| 2.2.2 Hajimiri模型 |
| 2.3 注入锁定振荡器原理 |
| 2.3.1 Adler方程及Mirzaei一般化方程 |
| 2.3.2 基于ISF的一般化注入锁定分析 |
| 2.4 分频器和多相位时钟产生电路概述 |
| 2.4.1 分频器的相位噪声分析 |
| 2.4.2 基于环形振荡器的分频器 |
| 2.4.3 基于环形振荡器的多相位时钟产生电路 |
| 2.5 本章小结 |
| 3 高可靠性注入锁定分频器的理论及设计 |
| 3.1 环形振荡器起振条件研究现状 |
| 3.1.1 巴克豪森准则 |
| 3.1.2 割线准则 |
| 3.2 基于环形振荡器的ILFD和对称性破裂的理论背景 |
| 3.3 基于对称性破裂的起振条件判别方法 |
| 3.3.1 传统差分延迟单元的关键对称工作状态 |
| 3.3.2 传统差分延迟单元的扰动分析 |
| 3.3.3 传统差分延迟单元的增益特性分析总结 |
| 3.4 高可靠性ILFD的设计改进方案 |
| 3.4.1 高可靠性差分延迟单元的关键对称工作状态 |
| 3.4.2 高可靠性差分延迟单元的扰动分析 |
| 3.4.3 高可靠性差分延迟单元的增益特性分析总结 |
| 3.5 本起振理论的仿真验证及流片测试结果 |
| 3.5.1 基于蒙特卡洛仿真的验证 |
| 3.5.2 基于实测结果的验证 |
| 3.6 本章小结 |
| 4 带相位不平衡度矫正的多相位时钟产生电路 |
| 4.1 多相位时钟高平衡度和低抖动的意义 |
| 4.1.1 混频器优先接收机的原理 |
| 4.1.2 非理想的多相位时钟的影响 |
| 4.2 多相位时钟产生器的研究现状 |
| 4.3 带不平衡矫正的八相位不交叠时钟 |
| 4.4 多相位不交叠时钟发生电路的仿真验证及流片测试结果 |
| 4.5 本章小结 |
| 5 基于环形振荡器的高线性度高可靠性数字控制振荡器 |
| 5.1 振荡器线性度及可靠性意义 |
| 5.2 DCO线性度和可靠性提高的研究现状 |
| 5.3 基于开关电容的DCO线性度提高方案 |
| 5.3.1 基于开关电容的DCO的基本原理 |
| 5.3.2 基于开关电容的DCO的校准方法 |
| 5.4 实际电路实现 |
| 5.5 DCO环路及噪声分析 |
| 5.6 流片测试结果 |
| 5.7 本章小结 |
| 6 总结与展望 |
| 6.1 本文研究工作总结 |
| 6.2 未来研究工作展望 |
| 参考文献 |
| 作者简历 |
| 攻读博士学位期间的主要研究成果 |
（3）高功率宽范围LLC谐振变换器研究（论文提纲范文）
| 致谢 |
| 摘要 |
| Abstract |
| 第1章 绪论 |
| 1.1 选题背景与意义 |
| 1.1.1 选题背景 |
| 1.1.2 选题意义 |
| 1.2 宽增益范围LLC变换器的发展现状 |
| 1.2.1 拓扑选择 |
| 1.2.2 基于原边拓扑变换的LLC变换器增益范围拓展 |
| 1.2.3 基于副边拓扑变换的LLC变换器增益范围拓展 |
| 1.2.4 基于变模态的宽增益范围技术与应用 |
| 1.3 高电压输入LLC变换器的相关研究 |
| 1.4 大电流输出LLC变换器的相关研究 |
| 1.5 本课题主要内容 |
| 1.5.1 研究方向 |
| 1.5.2 工作内容 |
| 1.5.3 主要贡献 |
| 第2章 全桥LLC变换器的宽范围柔性变模态技术 |
| 2.1 LLC变换器的理论分析支持 |
| 2.1.1 工作原理及网络模型 |
| 2.1.2 状态转移模型 |
| 2.1.3 损耗分析模型 |
| 2.2 基于计算机实时仿真系统的辅助平台 |
| 2.3 FB-LLC宽范围平滑柔性变模态控制 |
| 2.3.1 子模态控制策略 |
| 2.3.2 子模态工作特性 |
| 2.3.3 柔性平滑变模态控制 |
| 2.4 实验结果 |
| 2.4.1 子模态实验波形 |
| 2.4.2 系统全范围工作特性 |
| 2.4.3 系统工作效率 |
| 2.5 本章小结 |
| 第3章 箝位桥组合型LLC变换器及其宽范围控制 |
| 3.1 三电平箝位桥组合型LLC变换器拓扑 |
| 3.1.1 二极管箝位桥特性分析 |
| 3.1.2 基于箝位桥的LLC变换器拓扑 |
| 3.2 DCBP-LLC的宽范围变模态控制 |
| 3.2.1 DCBP-LLC的 FB-LLC等效控制模式 |
| 3.2.2 DCBP-LLC的多电平斩波控制模式 |
| 3.2.3 DCBP-LLC的变模态控制 |
| 3.3 DCBP-LLC多电平模式特性分析 |
| 3.3.1 多电平模式增益特性 |
| 3.3.2 软开关特性 |
| 3.3.3 电流分布特性 |
| 3.3.4 箝位二极管工作特性 |
| 3.4 实验结果 |
| 3.4.1 FB-LLC等效模式实验波形 |
| 3.4.2 多电平模式实验波形 |
| 3.4.3 系统工作范围及效率 |
| 3.5 本章小结 |
| 第4章 多模态LLC变换器功率拓展及多通道优化 |
| 4.1 LLC变换器功率拓展 |
| 4.1.1 功率拓展基本方法 |
| 4.1.2 高功率充电机方案实例 |
| 4.2 多通道STL-LLC的多模态优化控制 |
| 4.2.1 多通道LLC电流分配特性 |
| 4.2.2 基于多模态的多通道交错并联 |
| 4.2.3 多通道上层优化控制 |
| 4.2.4 多模态联合的效率优化 |
| 4.3 STL-LLC的暂态过程优化 |
| 4.3.1 器件并联及暂态硬开关 |
| 4.3.2 基于多模态的优化启动 |
| 4.4 实验结果 |
| 4.4.1 STL-LLC样机设置 |
| 4.4.2 STL-LLC样机测试 |
| 4.5 本章小结 |
| 第5章 基于变模态LLC的高效率多级变换器 |
| 5.1 两级式功率变换器系统 |
| 5.1.1 两级式系统架构 |
| 5.1.2 宽增益应用中FB-LLC与 PSFB对比 |
| 5.2 含宽范围LLC的两级式系统优化 |
| 5.2.1 两级式系统的优化模型 |
| 5.2.2 两级式系统的示例特性 |
| 5.2.3 两级式系统的优化设计 |
| 5.3 实验结果 |
| 5.3.1 示例系统运行模式 |
| 5.3.2 示例系统运行效率 |
| 5.4 本章小结 |
| 第6章 总结与展望 |
| 6.1 本文工作总结 |
| 6.2 后续研究展望 |
| 参考文献 |
| 攻读博士学位期间成果附录 |
（4）高速自适应CTLE的研究与芯片设计（论文提纲范文）
| 摘要 |
| Abstract |
| 第一章 绪论 |
| §1.1 研究背景 |
| §1.2 国内外研究现状 |
| §1.3 本文的主要内容与结构安排 |
| 第二章 高速串行链路原理与分析 |
| §2.1 随机二进制信号 |
| §2.2 有线信道的非理想特性 |
| §2.2.1 信道介质损耗和趋肤效应 |
| §2.2.2 反射 |
| §2.2.3 串扰 |
| §2.2.4 噪声 |
| §2.2.5 误码率 |
| §2.3 高速串行均衡原理分析 |
| §2.3.1 理想均衡器 |
| §2.3.2 发送端均衡 |
| §2.3.3 接收端均衡 |
| §2.4 自适应原理与分析 |
| §2.5 本章小结 |
| 第三章 电路带宽扩展技术 |
| §3.1 电路带宽扩展技术研究与分析 |
| §3.1.1 电感峰化技术 |
| §3.1.2 有源负反馈技术 |
| §3.1.3 电容峰值技术 |
| §3.1.4 电容中和技术 |
| §3.1.5 f_T倍频器 |
| §3.2 有源电感分析 |
| §3.3 本章小结 |
| 第四章 高速自适应线性均衡器芯片电路设计 |
| §4.1 高速线性自适应均衡器芯片电路结构 |
| §4.2 连续时间线性均衡器设计 |
| §4.3 频谱平衡自适应设计 |
| §4.4 输出缓冲器设计 |
| 4.5 本章小结 |
| 第五章 高速自适应均衡器芯片版图设计与系统仿真验证 |
| §5.1 芯片版图设计基础技术 |
| §5.1.1 对称性与匹配 |
| §5.1.2 寄生的电阻和电容 |
| §5.1.3 噪声 |
| §5.1.4 闩锁效应 |
| §5.2 自适应线性均衡器的版图设计 |
| §5.3 高速自适应线性均衡器芯片链路前仿真 |
| §5.4 高速自适应线性均衡器芯片链路后仿真 |
| §5.5 本章小结 |
| 第六章 总结与展望 |
| §6.1 总结 |
| §6.2 展望 |
| 参考文献 |
| 致谢 |
| 作者在攻读硕士期间的主要成果 |
（5）超导量子干涉仪磁传感器电路关键技术研究（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 超导量子干涉仪磁传感器简介 |
| 1.2 超导量子干涉仪磁传感器性能 |
| 1.3 超导量子干涉仪磁传感器应用 |
| 1.4 超导量子干涉仪磁传感器电路关键技术及研究现状 |
| 1.4.1 超导量子干涉电路分析技术 |
| 1.4.2 线性化读出电路设计技术 |
| 1.4.3 多通道传感器系统集成技术 |
| 1.5 本文的主要工作 |
| 第2章 超导量子干涉电路通用分析方法研究 |
| 2.1 超导量子干涉电路的网孔分析法 |
| 2.1.1 基本元件和变量 |
| 2.1.2 统一环路定理 |
| 2.1.3 网孔电流分析 |
| 2.1.4 统一动力学模型 |
| 2.2 应用示例 |
| 2.2.1 电路分析实例 |
| 2.2.2 仿真和实验结果 |
| 2.3 网孔分析法与结点分析法对比 |
| 2.4 本章小结 |
| 第3章 超导量子干涉仪读出电路技术研究 |
| 3.1 基于运算放大原理的线性读出技术 |
| 3.1.1 基于超导量子干涉仪的运算放大器 |
| 3.1.2 特性分析 |
| 3.1.3 稳定性条件 |
| 3.2 高摆率读出技术 |
| 3.2.1 电路方案 |
| 3.2.2 测试结果 |
| 3.3 大量程读出技术 |
| 3.3.1 电路方案 |
| 3.3.2 测试结果 |
| 3.4 低噪声读出技术 |
| 3.4.1 电路方案 |
| 3.4.2 测试结果 |
| 3.5 本章小结 |
| 第4章 超导量子干涉仪传感器集成技术研究 |
| 4.1 电磁兼容的一体化集成技术 |
| 4.1.1 一体化集成设计 |
| 4.1.2 多通道读出电路 |
| 4.1.3 性能测试 |
| 4.2 系统应用 |
| 4.2.1 在无屏蔽多通道心磁图仪系统中的应用 |
| 4.2.2 在航空超导全张量磁测量系统中的应用 |
| 4.3 本章小结 |
| 第5章 总结与展望 |
| 5.1 本文工作总结 |
| 5.2 未来工作展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究成果 |
（6）宽带射频接收前端模组关键电路的研究与设计（论文提纲范文）
| 摘要 |
| ABSTRACT |
| 第1章 绪论 |
| 1.1 研究背景 |
| 1.1.1 宽带射频接收前端模组概述 |
| 1.1.2 SOI CMOS工艺特性和优势 |
| 1.2 国内外研究现状 |
| 1.3 本文主要工作 |
| 1.4 本文内容安排 |
| 第2章 射频接收前端模组电路基本原理 |
| 2.1 射频接收前端模组关键电路介绍 |
| 2.1.1 低噪声放大器 |
| 2.1.2 TRX开关 |
| 2.2 射频接收前端模组电路性能参数 |
| 2.2.1 低噪声放大器性能参数 |
| 2.2.2 TRX开关性能参数 |
| 2.2.3 级联性能分析 |
| 2.3 射频接收前端模组电路基本结构 |
| 2.3.1 低噪声放大器基本电路结构 |
| 2.3.2 TRX开关基本电路结构 |
| 2.4 射频接收前端模组电路优化技术 |
| 2.4.1 低噪声放大器电路优化技术 |
| 2.4.2 TRX开关电路优化技术 |
| 2.5 本章小结 |
| 第3章 栅电感补偿宽带LNA设计 |
| 3.1 引言 |
| 3.2 设计指标 |
| 3.3 LNA核心电路设计 |
| 3.4 电路性能分析与优化 |
| 3.4.1 输入匹配分析 |
| 3.4.2 电压增益分析 |
| 3.4.3 噪声系数分析 |
| 3.4.4 放大管和反馈管尺寸优化 |
| 3.4.5 栅电感补偿技术优势分析 |
| 3.4.6 稳定性检查 |
| 3.5 版图设计与仿真结果 |
| 3.6 性能对比 |
| 3.7 本章小结 |
| 第4章 宽带SPDT TRX开关设计 |
| 4.1 引言 |
| 4.2 设计指标 |
| 4.3 SPDT TRX开关核心电路设计 |
| 4.4 电路性能分析与优化 |
| 4.4.1 插入损耗和隔离度分析 |
| 4.4.2 功率容量分析 |
| 4.4.3 线性度分析 |
| 4.4.4 堆叠晶体管数目优化 |
| 4.4.5 开关晶体管单管尺寸优化 |
| 4.4.6 MOS管体自偏置技术优势分析 |
| 4.5 版图设计 |
| 4.6 芯片测试 |
| 4.7 性能对比 |
| 4.8 本章小结 |
| 第5章 总结与展望 |
| 5.1 总结 |
| 5.2 展望 |
| 参考文献 |
| 致谢 |
| 在读期间发表的学术论文与取得的其他研究成果 |
（7）基于自调零技术的轨到轨输出运算放大器研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 课题的背景和意义 |
| 1.2 低失调运算放大器的历史和发展 |
| 1.3 本文主要工作和章节介绍 |
| 第二章 电路理论基础 |
| 2.1 运算放大器简介 |
| 2.2 运算放大器的结构与应用 |
| 2.2.1 运算放大器的结构 |
| 2.2.2 运算放大器的功能 |
| 2.3 运算放大器的噪声分析 |
| 2.3.1 噪声简介 |
| 2.3.2 噪声性质 |
| 2.3.3 器件噪声 |
| 2.4 稳定性分析 |
| 2.4.1 反馈系统的不稳定性 |
| 2.4.2 单级运放 |
| 2.4.3 两级运放 |
| 2.4.4 三级运放 |
| 2.5 输出级理论 |
| 2.6 本章小结 |
| 第三章 低失调电压理论 |
| 3.1 随机输入失调电压 |
| 3.2 斩波技术 |
| 3.3 自调零技术 |
| 3.3.1 离散信号的自调零电路 |
| 3.3.2 连续信号的自调零电路 |
| 3.4 开关MOS简介 |
| 3.4.1 沟道中电荷注入定量分析 |
| 3.4.2 降低沟道中电荷注入影响的措施 |
| 3.5 本章小结 |
| 第四章 极低失调电压的轨至轨输出运算放大器设计 |
| 4.1 基准电流源的设计 |
| 4.2 振荡器以及二分频电路设计 |
| 4.2.1 振荡器的设计 |
| 4.2.2 二分频电路设计 |
| 4.3 主体运放的设计 |
| 4.3.1 主体运放结构分析 |
| 4.3.2 频率补偿 |
| 4.4 极低失调电压设计 |
| 4.5 本章小结 |
| 第五章 运算放大器软件仿真及其数据分析 |
| 5.1 基准电流源的仿真 |
| 5.2 振荡器仿真验证 |
| 5.3 运放指标仿真 |
| 5.3.1 输入共模范围 |
| 5.3.2 输出电压范围 |
| 5.3.3 运放驱动负载能力 |
| 5.3.4 输入失调电压 |
| 5.3.5 跨导 |
| 5.3.6 供电电流 |
| 5.3.7 幅频响应和相频响应 |
| 5.3.8 电源抑制比 |
| 5.3.9 共模抑制比 |
| 5.3.10 压摆率 |
| 5.4 小结 |
| 第六章 总结与展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士期间的研究成果 |
（8）微波/毫米波收发芯片关键技术研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 国内外研究现状 |
| 1.2.1 国外研究动态 |
| 1.2.2 国内研究动态 |
| 1.3 本论文工作与结构安排 |
| 第二章 收发芯片系统分析及理论基础 |
| 2.1 系统架构分析 |
| 2.2 收发一体多功能芯片架构及指标 |
| 2.3 射频前端低噪放芯片指标 |
| 2.4 收发芯片理论设计基础 |
| 2.4.1 放大器基础组成结构 |
| 2.4.2 放大器分类 |
| 2.4.3 放大器设计方法 |
| 2.5 本章小结 |
| 第三章 宽带低噪声放大器设计 |
| 3.1 宽带技术 |
| 3.2 结构选择 |
| 3.3 电路设计 |
| 3.3.1 晶体管尺寸选择 |
| 3.3.2 静态工作点以及偏置电路 |
| 3.3.3 稳定性设计 |
| 3.3.4 输入匹配设计 |
| 3.3.5 级间匹配设计 |
| 3.3.6 输出匹配设计 |
| 3.3.7 完整电路设计 |
| 3.4 本章小结 |
| 第四章 控制电路设计 |
| 4.1 微波开关设计 |
| 4.1.1 微波开关关键指标 |
| 4.1.2 微波开关电路设计 |
| 4.2 温度补偿衰减器设计 |
| 4.2.1 温度补偿衰减器介绍 |
| 4.2.2 温度补偿衰减器原理 |
| 4.2.3 温度补偿衰减器完整电路设计 |
| 4.3 本章小结 |
| 第五章 GaAs放大器及级联设计 |
| 5.1 低噪声放大器设计 |
| 5.1.1 整体方案设计 |
| 5.2 功率放大器设计 |
| 5.2.1 合成网络 |
| 5.2.2 整体方案设计 |
| 5.2.3 匹配网络设计 |
| 5.2.4 晶体管模型修正 |
| 5.3 收发一体多功能芯片集成 |
| 5.3.1 芯片集成与注意 |
| 5.3.2 收发一体多功能芯片测试结果 |
| 5.4 本章小结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（9）基于CMOS工艺射频前端幅频电路的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究背景与意义 |
| 1.2 论文研究的关键技术 |
| 1.2.1 衰减器国内外研究现状 |
| 1.2.2 混频器国内外研究现状 |
| 1.3 论文的主要研究工作 |
| 1.4 论文章节概要 |
| 第二章 衰减器基础知识与改进结构 |
| 2.1 衰减器基础知识 |
| 2.1.1 衰减器原理 |
| 2.1.2 衰减器性能参数 |
| 2.1.3 无源衰减器基本结构 |
| 2.2 衰减器改进结构 |
| 2.2.1 控制开关的结构改进 |
| 2.2.2 优化附加相移结构 |
| 2.3 本章小结 |
| 第三章 混频器基础知识与改进结构 |
| 3.1 混频器基础知识 |
| 3.1.1 混频器基本原理 |
| 3.1.2 混频器性能参数 |
| 3.1.3 混频器分类 |
| 3.2 混频器改进结构 |
| 3.2.1 Gilbert单元混频器 |
| 3.2.2 增益分析和电流注入技术 |
| 3.2.3 线性度分析及线性化技术 |
| 3.3 本章小结 |
| 第四章 E波段低相移无源衰减器设计 |
| 4.1 E波段多通道有源相控阵收发系统简介 |
| 4.2 衰减器设计指标 |
| 4.3 附加相移的优化 |
| 4.3.1 衰减器两种状态的传输相位 |
| 4.3.2 旁路电容的采用与基本原理 |
| 4.4 衰减器的前仿设计 |
| 4.4.1 0.5dB和1dB衰减单元的设计 |
| 4.4.2 2dB和4dB衰减单元的设计 |
| 4.4.3 8dB和16dB衰减单元的设计 |
| 4.5 无源器件建模 |
| 4.5.1 电感 |
| 4.5.2 电容 |
| 4.6 衰减器系统的设计及后仿 |
| 4.6.1 衰减器系统的设计 |
| 4.6.2 衰减器版图规划设计 |
| 4.6.3 衰减器系统的后仿 |
| 4.7 本章小结 |
| 第五章 KA波段的宽带下混频器设计 |
| 5.1 应用于Ka波段5G毫米波通信的射频前端芯片 |
| 5.2 带有源巴伦的宽带下混频器设计 |
| 5.2.1 混频器设计指标 |
| 5.2.2 混频器设计整体思路 |
| 5.2.3 环形无源混频器电路设计 |
| 5.2.4 共源级缓冲器buffer电路设计 |
| 5.2.5 巴伦的设计 |
| 5.2.6 混频器版图规划设计 |
| 5.3 混频器的后仿 |
| 5.4 混频器测试与测试结果分析 |
| 5.4.1 混频器测试方案 |
| 5.4.2 混频器测试结果与分析 |
| 5.5 本章小结 |
| 第六章 总结与展望 |
| 6.1 全文总结 |
| 6.2 后续展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
（10）高线性度射频驱动放大器的研究与设计（论文提纲范文）
| 摘要 |
| abstract |
| 第一章 绪论 |
| 1.1 研究工作的背景与意义 |
| 1.2 射频驱动放大器研究历史与发展现状 |
| 1.3 本文的主要贡献与创新 |
| 1.4 本论文的结构安排 |
| 第二章 放大器基本理论 |
| 2.1 MMIC基本理论 |
| 2.1.1 MMIC有源器件 |
| 2.1.2 MMIC无源器件 |
| 2.2 放大器基本理论 |
| 2.2.1 二端口网络S参数 |
| 2.2.2 驱动放大器的分类 |
| 2.2.3 驱动放大器主要参数指标 |
| 2.3 本章小结 |
| 第三章 驱动放大器的设计流程 |
| 3.1 驱动放大器设计步骤 |
| 3.2 器件工艺选择 |
| 3.2.1 有源器件 |
| 3.2.2 无源器件 |
| 3.3 驱动放大器组成结构 |
| 3.4 驱动放大器一般拓扑结构 |
| 3.4.1 基本共源结构 |
| 3.4.2 基本共栅组态 |
| 3.4.3 基本共漏组态 |
| 3.4.4 共源共栅结构 |
| 3.4.5 达林顿结构 |
| 3.5 偏置电路 |
| 3.6 稳定性设计 |
| 3.7 匹配网络 |
| 3.8 本章小结 |
| 第四章 基于GaAs工艺的高功率放大器设计 |
| 4.1 电路结构和设计指标 |
| 4.2 晶体管与电路结构 |
| 4.2.1 放大电路选择 |
| 4.2.2 放大器偏置电路 |
| 4.3 电路原理图仿真 |
| 4.3.1 晶体管的选择 |
| 4.3.2 电路整体架构设计 |
| 4.3.3 匹配电路设计 |
| 4.3.4 原理图仿真结果 |
| 4.4 版图仿真及布局 |
| 4.5 芯片测试与结果分析 |
| 4.5.1 芯片实物分析 |
| 4.5.2 驱动放大器偏置电路测试 |
| 4.5.3 小信号性能测试 |
| 4.5.4 大信号性能测试 |
| 4.6 本章小结 |
| 第五章 基于GaAs工艺的高增益放大器设计 |
| 5.1 设计指标要求 |
| 5.2 晶体管与电路结构 |
| 5.2.1 电路结构选择 |
| 5.2.2 放大电路晶体管选取 |
| 5.2.3 偏置电路选择 |
| 5.3 电路原理图版图联合仿真 |
| 5.4 芯片测试 |
| 5.5 本章总结 |
| 第六章 全文总结与展望 |
| 6.1 全文总结 |
| 6.2 后续工作展望 |
| 致谢 |
| 参考文献 |
| 攻读硕士学位期间取得的成果 |
四、并联电压负反馈输入、输出电阻的讨论（论文参考文献）
- [1]碳化硅功率模块高速开关及近场电磁特性研究[D]. 张茂盛. 浙江大学, 2021
- [2]基于环形振荡器的CMOS高速高可靠性时钟电路研究[D]. 方韵. 浙江大学, 2021(01)
- [3]高功率宽范围LLC谐振变换器研究[D]. 缪哲语. 浙江大学, 2021(09)
- [4]高速自适应CTLE的研究与芯片设计[D]. 朱岛. 桂林电子科技大学, 2021(02)
- [5]超导量子干涉仪磁传感器电路关键技术研究[D]. 王永良. 中国科学技术大学, 2021(09)
- [6]宽带射频接收前端模组关键电路的研究与设计[D]. 时家惠. 中国科学技术大学, 2021(08)
- [7]基于自调零技术的轨到轨输出运算放大器研究与设计[D]. 张佳星. 电子科技大学, 2021(01)
- [8]微波/毫米波收发芯片关键技术研究与设计[D]. 毛晨曦. 电子科技大学, 2021(01)
- [9]基于CMOS工艺射频前端幅频电路的研究与设计[D]. 冷斌. 电子科技大学, 2021(01)
- [10]高线性度射频驱动放大器的研究与设计[D]. 郑其进. 电子科技大学, 2021(01)