导读:本文包含了软硬件协同仿真论文开题报告文献综述、选题提纲参考文献及外文文献翻译，主要关键词:软硬件,处理器,功能,硬件,数据,寄存器,交联。
软硬件协同仿真论文文献综述
司昌练[1]（2019）在《基于仿真背板的软硬件协同处理器故障注入机制分析》一文中研究指出针对软硬件协同故障注入机制缺乏对空间环境单粒子支持,本文利用硬件描述语言的外部接口来完成底层硬件信号与上层软件的信号传输与调度,构建了一个非侵入型的故障注入平台,实现自动获取注入故障数据并从信号池中选择自动化目标信号,并进行实验评测。实验评测得到:各测试程序完成仿真过程约需10000纳秒,所以把整个测试过程以平均的方式分成10段,再从从信号故障池内随机选择一个寄存器来完成不同时间段的故障注入过程。可以利用故障注入平台来实现处理器故障的高效触发,之后再执行不同的容错方案,实现早期调试与获得合理容错方案的目的。(本文来源于《自动化技术与应用》期刊2019年07期）
李东泽,曹凯宁,曲明,王富昕[2]（2017）在《五级流水线RISC-V处理器软硬件协同仿真验证》一文中研究指出针对国内RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问题,将开源3级流水线RISC-V处理器VScale扩展为5级流水线处理器。在对比3级流水线和5级流水线的差异的基础上,为5级流水线设计了冒险检测以及旁路单元,解决了5级流水线的数据相关问题,并为该处理器编写外设(LCD1602、UART)控制器,最终在FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同仿真。仿真结果表明,扩展后的处理器运行正常,且速度比扩展前的处理器快约30%。(本文来源于《吉林大学学报(信息科学版)》期刊2017年06期）
刘海山,乔森,丁怀龙[3]（2017）在《基于软、硬件协同的FPGA软件交联仿真验证技术》一文中研究指出针对型号伺服控制系统硬件架构特点,提出一种基于软、硬件协同的现场可编程门阵列(Field Programmable Gate Array,FPGA)软件交联仿真验证技术,利用黑白盒测试相结合的思想,分别建立软件仿真验证环境和硬件仿真验证环境;应用器件建模技术,在软件仿真验证环境中构建一个近似于真实的、虚拟的硬件运行环境;简化传统的FPGA设计验证流程,将验证的重点只放在功能和时序上,在保证验证全面性的前提下提高验证效率;利用故障仿真分析技术,充分检验FPGA软件的可靠性、抵御故障的能力及抗干扰能力。(本文来源于《导弹与航天运载技术》期刊2017年04期）
孙秀睿[4]（2016）在《FPGA设计验证中的软硬件协同仿真测试方法》一文中研究指出在FPGA设计验证中通常采用软件仿真的手段验证功能的正确性,有时也会配合采用硬件仿真手段,但软件仿真和硬件仿真分别存在仿真过程耗时长和可监测性差的不足,难以很好地满足FPGA验证工作的需求.针对FPGA验证工作中软件仿真和硬件仿真的局限性,通过对软仿、硬仿及软硬协同3种仿真手段进行比较,提出软硬件协同仿真的基本原理及技术手段.在软硬件协同仿真平台上分别对某基带FPGA软件和某采集控制FPGA软件进行实例验证,并与采用纯软件仿真的结果进行比较.结果表明:相对算法复杂度较高的某基带FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的10倍;相对控制复杂度较高的某采集控制FPGA软件,纯软件仿真所耗时间为软硬件协同仿真的30倍.实验结果证明了该软硬件协同仿真技术的可行性和高效性.(本文来源于《南通大学学报(自然科学版)》期刊2016年03期）
杨滔[5]（2016）在《软硬件协同仿真平台关键技术的研究与实现》一文中研究指出从晶体管的出现到高集成度SoC芯片的快速发展,半导体行业有着极其辉煌的发展历史。同时随着集成电路的设计规模越来越大,SoC设计技术带来的超大规模逻辑单元使得验证所花费的时间占整个设计流程的70%以上。而传统的RTL仿真软件,如VCS, NC Verilog等,没有办法在合理的时间内完全覆盖整个验证过程。在此基础上,工业界采用了FPGA原型验证技术作为IC设计验证工作的补充。但是,FPGA原型验证技术的弱可视性限制了该技术在SoC设计中的使用范围。为此学术界于2007年提出了SCE-MI 2.0协议,旨在利用硬件的速度优势和软件数据处理功能的多样化来优化整个仿真的速度。但是目前业界还没有可靠且低成本的解决方案,本文利用流接口PIPE,结合NoC互连技术,提出了一种全新的软硬件协同仿真硬件架构。基于这一架构,可以获得相比于传统RTL仿真工具1000倍以上的仿真速度,成功解决了仿真效率低的问题。本文首先通过分析上述瓶颈问题引出了软硬件协同仿真的概念,并详细介绍了基于SCE-MI协议的软硬件协同仿真平台的设计方案：软件侧产生测试激励并通过物理通道传输给硬件侧,然后硬件侧将得到的仿真数据通过物理通道回传至软件侧,最后由软件侧对仿真数据进行处理并生成波形文件。本文主要讨论并设计实现了软硬件协同仿真平台中的软件侧SCE-MI接口、硬件侧SCE-MI接口、交易器和仿真数据回读功能功能模块,并在硬件结构中应用NoC互连网络。软件侧SCE-MI接口一方面负责测试激励的生成、处理以及向下发送,另一方面负责仿真数据的接收和处理；硬件侧SCE-MI接口主要负责接收处理测试激励并通过NoC连接网络发送至相应的交易器,以及将从特定的交易器中获取的仿真数据发送至软件侧；交易器一方面将从硬件侧SCE-MI接口接收的测试激励传输至DUT相应的端口,另一方面将接收的仿真数据通过NoC连接网络传输至硬件侧SCE-MI接口；仿真数据回读功能功能模块主要负责仿真数据的获取并将其传输给交易器。最后,本文将软件侧SCE-MI接口、硬件侧SCE-MI接口、NoC互连网络、交易器和仿真数据回读功能功能模块,集成到整个平台之中,通过具体的实验验证了该平台的快速仿真和调试的能力,并与其它工具进行了性能比较。(本文来源于《合肥工业大学》期刊2016-04-05）
董巍,李广才[6]（2016）在《FPGA设计中软硬件自动协同仿真平台的搭建及验证》一文中研究指出随着FPGA设计功能越来越强、器件结构越来越复杂,其验证的复杂度就越来越高。对于一个大规模FPGA设计,其逻辑验证的效率和可靠性往往决定了任务的成败。本文介绍了一种软硬件自动协同仿真平台的搭建,在此平台上对AES算法的RTL实现进行测试验证,与传统RTL级验证相比,软硬件协同仿真大大提高了逻辑验证的验证效率和测试覆盖率。(本文来源于《数字技术与应用》期刊2016年03期）
李亚,张伟功,周继芹,于航,杨小林[7]（2015）在《面向SPARC V8的SOC软硬件协同仿真环境的设计与实现》一文中研究指出SOC芯片的规模、复杂度和集成度日益增加,对其进行验证的复杂度和难度也在不断提高,使用软硬件协同仿真技术进行早期验证与开发,已成为SOC设计的一项重要的支撑技术.针对SPARC V8嵌入式处理器SOC设计的验证需求,利用ModelSim FLI接口及Windows虚拟设备驱动程序构建了一个仿真背板,设计实现了一个基于LEON2内核RTL级源代码和SPE-C集成调试环境的软硬件协同仿真环境,并通过LEON2处理器不同配置下的多种测试程序对该软硬件协同仿真环境的功能与性能进行了验证.(本文来源于《微电子学与计算机》期刊2015年06期）
路禹[8]（2015）在《基于软硬件协同仿真的IP核验证平台的设计》一文中研究指出伴随着So C芯片设计规模的不断提升,验证成本的不断增加,软硬件协同仿真技术以及基于平台的So C验证思想已成为业界主流。同时,随着FPGA设计的逐渐完善,基于FPGA的协同仿真不仅具有高效性更具有真实性,在提升整体验证效果方面,该研究具有重要意义。本文基于协同仿真思想,采用千兆以太网作为通信媒介,结合Leon3 So C平台与Xilinx公司的So PC系统构建了一个新型的IP核验证平台。该平台主要分为PC端与FPGA端两部分,PC端作为整个验证平台的主体,包含了四个并行运行的进程——Leon3 So C进程、TCP服务器进程、验证功能进程以及拓展功能进程,进程间的数据通信采用文本文件以及共享内存两种方式,同步控制信号采用了Event模式进行通信;FPGA端主要分为硬件逻辑部分以及So PC软件部分,在硬件逻辑中包含待测IP核。两者之间的通信采用了TCP协议进行可靠传输,在PC端采用Winsock API,在So PC软件中使用lwip库。同时为了便于IP核验证的进行,本文提出了一种基于以太网的自定义数据帧,与TCP协议联合使用。在本文最后给出了基本功能验证、基本性能测试以及基于Leon3 So C平台的整体功能验证的具体结果。实验表明,该IP核验证平台基本功能与整体功能均可以正常运行,并且在待测IP核逻辑较为复杂时(如达到1024位乘法器或以上复杂度),在验证速度方面具有较大优势。(本文来源于《哈尔滨工业大学》期刊2015-06-01）
杨迪娜[9]（2014）在《Mentor Graphics软硬件协同仿真测试引领验证3.0时代》一文中研究指出我们已步入物联网时代,互联互通的物物连接方式正在大力地革新人们传统的生活方式,从可记录睡眠状态和自身健康的可穿戴手环,到能自动调节家庭温度的Nest温控器,再到自动记录数据的智能电表及正在流行的环保电动汽车Telsa等,物联网时代的产物逐渐成为人们的必需应用产品。人们对联网设备及其提供的大数据信息的依赖不断增加,但随之而来的数据泄露、黑客攻击、网银账户密码的泄露等问题层出不穷,物联网生态系统的安(本文来源于《单片机与嵌入式系统应用》期刊2014年10期）
罗秋娴,张贺,罗国成[10]（2014）在《基于OR1200的SoC设计软硬件协同仿真验证》一文中研究指出介绍了基于OR1200开源处理器SoC设计的软硬件协同验证,以及软件仿真在FPGA开发板的验证。搭建以OR1200、WishBone总线、通用异步收发器、Advanced Debug Interface、JTAG等通用IP核构建硬件实例,利用GNU工具链开发系统的软件程序和串口测试程序,通过两个途径实现了软硬件协同仿真验证工作,在OR1K处理器专用仿真软件OR1Ksim下进行仿真。最终使用调试器远程调试功能,通过JTAG调试接口,将系统在FPGA开发板上实现软硬件协同验证。(本文来源于《电子科技》期刊2014年06期）
软硬件协同仿真论文开题报告
（1）论文研究背景及目的
此处内容要求：
首先简单简介论文所研究问题的基本概念和背景，再而简单明了地指出论文所要研究解决的具体问题，并提出你的论文准备的观点或解决方法。
写法范例：
针对国内RISC-V(Reduced Instruction Set Computer-Five)处理器领域的空白以及对处理器性能的优化问题,将开源3级流水线RISC-V处理器VScale扩展为5级流水线处理器。在对比3级流水线和5级流水线的差异的基础上,为5级流水线设计了冒险检测以及旁路单元,解决了5级流水线的数据相关问题,并为该处理器编写外设(LCD1602、UART)控制器,最终在FPGA(Field-Programmable Gate Array)开发板上实现了软硬件协同仿真。仿真结果表明,扩展后的处理器运行正常,且速度比扩展前的处理器快约30%。
（2）本文研究方法
调查法：该方法是有目的、有系统的搜集有关研究对象的具体信息。
观察法：用自己的感官和辅助工具直接观察研究对象从而得到有关信息。
实验法：通过主支变革、控制研究对象来发现与确认事物间的因果关系。
文献研究法：通过调查文献来获得资料，从而全面的、正确的了解掌握研究方法。
实证研究法：依据现有的科学理论和实践的需要提出设计。
定性分析法：对研究对象进行“质”的方面的研究，这个方法需要计算的数据较少。
定量分析法：通过具体的数字，使人们对研究对象的认识进一步精确化。
跨学科研究法：运用多学科的理论、方法和成果从整体上对某一课题进行研究。
功能分析法：这是社会科学用来分析社会现象的一种方法，从某一功能出发研究多个方面的影响。
模拟法：通过创设一个与原型相似的模型来间接研究原型某种特性的一种形容方法。
软硬件协同仿真论文参考文献
[1].司昌练.基于仿真背板的软硬件协同处理器故障注入机制分析[J].自动化技术与应用.2019
[2].李东泽,曹凯宁,曲明,王富昕.五级流水线RISC-V处理器软硬件协同仿真验证[J].吉林大学学报(信息科学版).2017
[3].刘海山,乔森,丁怀龙.基于软、硬件协同的FPGA软件交联仿真验证技术[J].导弹与航天运载技术.2017
[4].孙秀睿.FPGA设计验证中的软硬件协同仿真测试方法[J].南通大学学报(自然科学版).2016
[5].杨滔.软硬件协同仿真平台关键技术的研究与实现[D].合肥工业大学.2016
[6].董巍,李广才.FPGA设计中软硬件自动协同仿真平台的搭建及验证[J].数字技术与应用.2016
[7].李亚,张伟功,周继芹,于航,杨小林.面向SPARCV8的SOC软硬件协同仿真环境的设计与实现[J].微电子学与计算机.2015
[8].路禹.基于软硬件协同仿真的IP核验证平台的设计[D].哈尔滨工业大学.2015
[9].杨迪娜.MentorGraphics软硬件协同仿真测试引领验证3.0时代[J].单片机与嵌入式系统应用.2014
[10].罗秋娴,张贺,罗国成.基于OR1200的SoC设计软硬件协同仿真验证[J].电子科技.2014
论文知识图
