赵昭[1]2004年在《基于VHDL的水表抄表器的逻辑设计及仿真》文中提出伴随着集成电路(IC)技术的发展，电子设计自动化(EDA)逐渐成为重要的设计手段，已经广泛应用于模拟与数字电路系统等许多领域。EDA的一个重要特征就是使用硬件描述语言(HDL)来完成设计文件。诞生于1982年的VHDL语言是经IEEE确认的标准硬件描述语言，在电子设计领域受到了广泛的接受。本课题以Altera公司的FLEX10K系列产品为载体，在MAX+PLUSⅡ开发环境下采用VHDL语言，设计并实现了水表抄表器。设计采用VHDL的结构描述风格，依据功能将系统分为四个模块，控制模块、计数模块、存储模块和显示模块，每个底层模块采用RTL(Registers Transfer Language)级描述，整体生成采用MAX+PLUSⅡ的图形输入法。通过波形仿真、下载芯片的测试，完成了抄表器的功能。
易景然, 刘世金[2]2010年在《基于VHDL语言的水表抄表器仿真与设计》文中指出本抄表系统能将多用户的水量用量集中记录在一部表中,而且采用多用户联网的形式,进行集中抄写,数据统计简单,费用收缴周期可以大幅度的缩减。通过采用不同的流量感测模块,该电子式抄表还可改装为煤气、电费等多用途的抄表器。它集用户水、电、气等量的自动计费、收费联网,状态报警提示和防止用户使用非法手段窃水、窃电等功能于一体,是适应管理现代化的最佳计量器具之一。仿真结果表明,该抄表器具有可移植性强、应用范围广,同时能够实现连续测量。
朱路[3]2006年在《自动抄表器设计》文中认为本文介绍自动抄表系统的原理,用VHDL语言编写抄表器模块,以FPGA作为硬件载体,具有集成度高、功耗低、灵活性等优点,仿真表明该方案是可行性的。
[1]. 基于VHDL的水表抄表器的逻辑设计及仿真[D]. 赵昭. 山东科技大学. 2004
[2]. 基于VHDL语言的水表抄表器仿真与设计[C]. 易景然, 刘世金. '2010系统仿真技术及其应用学术会议论文集. 2010
[3]. 自动抄表器设计[J]. 朱路. 科技广场. 2006
本文来源: https://www.lunwen66.cn/article/0be4e793b3e36f62f167c77b.html