Print

采用0.18μm CMOS工艺的高速模拟自适应判决反馈均衡器

论文摘要

采用0.18μm CMOS工艺设计实现适用于高速背板通信的2抽头模拟自适应判决反馈均衡器(DFE).采用半速率结构提高电路工作速度,降低功耗,并设计由乘法器和积分器构成的模拟最小均方(LMS)自适应电路.为了改善自适应算法的效果,对模拟LMS电路进行优化设计,使其既满足自适应算法的收敛性和稳定性要求,又能获得较小的积分误差,并且积分器能够输出稳定的偏置电压.包括整个焊盘在内的芯片面积为0.378 mm2.测试结果表明:电路自适应开启时能够对4 GHz损耗为12 dB的信道进行有效补偿,且垂直张开度和水平张开度分别达到275.5 mV和72 ps,均衡效果明显优于自适应关闭状态.当电源电压为1.8 V、工作速度为8 Gb/s时,电路的功耗为49.9 mW.所设计的模拟自适应DFE电路更适用于25 G及以上的高速通信链路系统.

论文目录

  • 1 自适应最小均方算法
  • 2 电路设计
  •   2.1 半速率DFE电路
  •   2.2 LMS自适应电路
  •     2.2.1 乘法器
  •     2.2.2 积分器
  •     2.2.3 自适应电路的参数优化由式（4）表示的积
  • 3 芯片测试
  • 4 结语

    • 文章来源

    类型: 期刊论文

    作者: 展永政,胡庆生

    关键词: 判决反馈均衡器,半速率,最小均方,积分器

    来源: 浙江大学学报(工学版) 2019年12期

    年度: 2019

    分类: 工程科技Ⅱ辑,信息科技

    专业: 无线电电子学

    单位: 东南大学射频与光电集成电路研究所

    基金: 国家自然科学基金资助项目(61471119)

    分类号: TN715

    页码: 2423-2430

    总页数: 8

    文件大小: 1633K

    下载量: 132

    相关论文文献

    本文来源: https://www.lunwen66.cn/article/fba0e71571e04b9914fe93ec.html