ip核论文

面向系统芯片测试的设计优化技术研究
张弘[1]2004年在《面向系统芯片测试的设计优化技术研究》文中进行了进一步梳理本文针对面向SOC测试中的BIST设计功耗与时间优化、测试访问结构和核测试包封结构优化以及高层次可测性设计优化等问题，进行了深入研究，在现有面向测试设计的基础上，提出了一系列解决这些问题的有效方法。这些问题都是近年来基于...
基于8位MCU核的智能编码ASIC设计
刘海涛[1]2003年在《基于8位MCU核的智能编码ASIC设计》文中指出本论文的目的在于设计出具有智能编码功能的ASIC。所采用的研究方法是:在系统分析ASIC设计技术以及所采用的MCU内部系统结构之后，采取在8位MCU核基础之上，运用与MCU应用系统开发相同的手段，完成ASIC所具有功能验证的全...