• FPGA高速串行收发器时钟同步设计

    FPGA高速串行收发器时钟同步设计

    论文摘要在为粒子加速器设计定时系统时,通常采用集成高速串行收发器的FPGA来实现。为了消除串行收发器恢复时钟相位的不确定性,本设计利用串行收发器接收端恢复数据检测时钟相位,然后...